Speed analyse of two step algorithms of trigonometric transformations on multi-core processors

• Autorzy: Cegielski M.

Warianty tytułu

PL

Analiza szybkości dwuetapowych algorytmów przekształceń trygonometrycznych dla procesorów wielordzeniowych

• Języki publikacji: EN

Abstrakty

EN

The two-stage trigonometric transformations algorithms have full symmetry calculations for each stage of the algorithm. Such algorithm may be subjected to any decomposition allowing to split the process of the calculations into any number of processes, which can be implemented independently within one step of the algorithm. Additionally, a single step of algorithm may depend on the size of the data and the associated number of arithmetic operations, which implementation may depend on available hardware resources. In the article the results of the computations experiments for multi-core processors are presented and compared.

PL

Dwuetapowe algorytmy przekształceń trygonometrycznych posiadają pełną symetrię obliczeń dla poszczególnych bloków algorytmu. Algorytm taki może być poddany dowolnej dekompozycji pozwalając na rozdzielenie procesu obliczeń na dowolną liczbę procesów, które mogą być realizowane niezależnie w obrębie jednego kroku algorytmu. Dodatkowo pojedynczy krok algorytmu może być uzależniony od wielkości danych i związanych z nim liczby operacji arytmetycznych, których realizacja może być uzależniona od dostępnych zasobów sprzętowych. W artykule zaprezentowano i porównano wyniki szybkości algorytmu otrzymane dla procesorów wielordzeniowych.

Słowa kluczowe

EN

DCT; FCT; trigonometric transformation; multicore processor

PL

DCT; FCT; przekształcenia trygonometryczne; procesory wielordzeniowe

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2012
• Tom: R. 88, nr 3a
• Strony: 47--48
• Opis fizyczny: Bibliogr. 5 poz., tab., wykr.

Twórcy

autor

Cegielski M.

• Politechnika Łódzka, Instytut Informatyki, ul. Wólczańska 213, 90-965 Łódź,

Bibliografia

• [1] Wolf W., High-Performance Embedded Computing: Architectures, Applications, and Methodologies, Elsevier 2007.
• [2] Hsiao S.F., Shiue W.R., Tseng J.M., [34] A cost efficient fully-pipelinable architecture for DCT/IDCT, IEEE Transactions on Consumer Electronics, 45 (2001), No. 3, 515-525.
• [3] Nikara J., Application-Specific Parallel Structures for Discrete Cosine Transform and Variable Length Decoding, Tampere, Finland 2004.
• [4] Yatsymirskyy M., Shifted in the Time and Frequency domains Cosine and Sine Transforms Fast Algorithms with Homogeneous Structure, Radioelectronics and Communications Systems, [52] Allerton Press. Inc, New York Radioelektronika.
• [5] Cegielski M., Parallel algorithm of FCT type IV, Proceedings of the 7th International workshop “Computational Problems of Electrical Engineering”, august 2006, Odessa.