Uwagi o cieple w układach CMOS

• Autorzy: Izydorczyk J.

Warianty tytułu

EN

A note on heat dissipated by CMOS systems

• Języki publikacji: PL

Abstrakty

PL

W artykule autor próbuje odpowiedzieć na pytanie: „Jak długo jeszcze możliwe jest udoskonalanie współczesnej technologii CMOS i zmniejszanie rozmiaru charakterystycznego?” Zamiast rozważać szczegóły procesu technologicznego zaproponowano model budowy bramki logicznej, którego centralnym elementem jest kanał Gaussa z addytywnym szumem białym. Model ten sugeruje, że następuje właśnie przejście od trybu pracy bramek ograniczonej pasmem przenoszenia do trybu pracy ograniczonego wydzielaną mocą. Tryb pracy ograniczony mocą charakteryzuje się masowym występowaniem błędów sprzętowych spowodowanych szumem termicznym. Teoria informacji obiecuje, że taka sytuacja nie oznacza termicznej śmierci technologii, ale nowy etap rozwoju w którym niezawodne systemy konstruowane są z zawodnych bramek logicznych.

Słowa kluczowe

PL

technologia CMOS; teoria informacji; termodynamika; prawo Moore'a

EN

information theory; CMOS technology; therodynamics; Moore's law

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2008
• Tom: R. 84, nr 2
• Strony: 77--83
• Opis fizyczny: rys., tab., wykr.

Twórcy

autor

Izydorczyk J.

• Politechnika Śląska,

Bibliografia

• [1] http://www.intel.com/technology/mooreslaw/
• [2] Moore G.E., Cramming More Components onto Integrated Circuits. Electronics, April 19, 1965, pp. 114-117, przedrukowano w Proceedings of the IEEE, vol. 86, no. 1, Jan 1998, pp.82-85.
• [3] Mollick E., Establishing Moores Law. IEEE Annals of the History of Computing, vol. 28, no. 3, 2006, pp. 6275.
• [4] Moore G.E., Progress in Digital Integrated Electronics. IEEE Intl Electron Devices Meeting, vol. 21, 1975, pp. 11-13.
• [5] Kish L.B., End of Moores law: thermal (noise) death of integrationin micro and nano electronics. Phys. Lett. A, vol. 305,2002, pp. 144-149.
• [6] Noyce S.K., Large Scale Integration: What Is Yet to Come. Science, vol. 195, March 1977, pp. 1102-1106.
• [7] Keyes R.W., Fundamental limits in Digital Information Processing. IEEE, vol. 69, no. 2, 1981, pp. 267-268.
• [8] Zhirnov V.V. , et al., Limits to Binary Logic Switch Scaling A Gedanken Model. Proc. IEEE, vol. 91, no. 11, 2003, pp. 19341939.
• [9] Kish L.B., Moores law and the energy requirement of computing versus performance. IEE Proc.-Circuits Devices Syst., vol. 151, no. 2, April 2004, pp. 190-194.
• [10] Kim J.U., Kish L.B., Can single electron logic microprocessors work at room temperature?. Phys. Lett. A, vol. 323, 2004, pp. 16-21.
• [11] Toffoli T., Physics and Computation. International Journal of Theoretical Physics, vol. 21, no. 3/4, 1982, pp. 165-175.
• [12] Gea-Banacloche J., Kish L.B., Future Directions in Electronic Computing and Information Processing. Proc. IEEE, vol. 93, no. 10, Octob. 2005, pp. 1858-1863.
• [13] Izydorczyk J., Prawo Moorea i granice rozwoju technologii elektronowej. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, Rocznik LXXX, Nr 2-3, 2007, ss. 43-48.
• [14] Izydorczyk J., Przyszłość technologii CMOS z punktu widzenia teorii informacji. referat zakwalifikowany do wygłoszenia w czasie konferencji Sieci Komputerowe 2007
• [15] Landauer R., Irreversibility and Heat Generation in the Computing Process. IBM J. Res. Develop., vol. 5, no. 3, 1961, reprinted in IBM J. Res. Develp., vol. 44, no. 1/2, Jan./March 2000, pp. 261-269.
• [16] Landauer R., Uncertainty Principle and Minimal Energy Dissipation in the Computer. International Journal of Theoretical Physics. vol. 21. no. 3/4, 1982, pp. 283-297.
• [17] Lewis E.T., Design and Performance of "1.25-mm" CMOS for Digital Applications. Proc. IEEE, vol. 73, no. 3, March 1985, pp. 419-432.
• [18] Hisamoto D. , et al ., FinFET – A Self-Aligned Double-Gate MOSFET Scalable to 20 nm. IEEE Transactions on Electron Devices, vol. 47, no. 12, December 2000, pp. 2320-2325.
• [19] Landau L.D., Lifszyc E.M., Mechanika kwantowa: teoria nierelatywistyczna. Warszawa: Państwowe Wydawnictwo Naukowe, 1979.
• [20] Ellsworth M.J., Chip Power Density and Module Cooling Technology Projections for the Current Decade. IEEE Conference on Thermal and Thermomechanical Phenomena in Electronic Systems, ITHERM2004, vol. 2, June 2004, pp. 707708.
• [21] Garimella S.V., et al, On-Chip Thermal Management with Microchannel Heat Sinks and Integrated Micropumps. Proc. IEEE, vol. 94, no. 8, Aug. 2006, pp. 1534-1548.
• [22] http://www.intel.com/products/processor
• [23] Forney G.D., Ungerboeck G., Modulation and Coding for Linear Gaussian Channels. IEEE Transactions on Information Theory, vol. 44, no. 6, 1998, pp. 23842415.
• [24] Shannon C.E., Communication in the Presence of Noise. Proc. IRE, vol. 37, 1949, pp. 10-21.
• [25] Denker J.S., A Review of Adiabatic Computing. IEEE Symposium on Low Power Electronics, 10-12 Oct. 1994, pp. 94-97.
• [26] Sathe V.S., et al., Energy-Efficient GHz-Class ChargeRecovery Logic. IEEE Journal of Solid-State Circuits, vol. 42, no. 1, Jan. 2007, pp. 38-47.
• [27] Nowakowski J., Sobczak W., Teoria informacji. Warszawa: Wydawnictwo Naukowo-Techniczne, 1971.
• [28] Colwell R.P., The Pentium Chronicles. Willey-Interscience, 2006.
• [29] Börjesson P.O., Sundberg C.-E.W., Simple Approximations of the Error Function Q(x) for Communications Applications. IEEE Trans. Communications, vol. COM-27, March 1979, pp. 639643.
• [30] Bahar R.I., et al., Architectures for Silicon Nanoelectronics and Beyond. IEEE Computer, vol. 40, no. 1, Jan. 2007, pp. 25-33.
• [31] Rao T.R.N., Error Coding for Arithmetic Processors. New York: Academic Press, 1974.
• [32] Proakis J.G., Digital communications - 4th ed.. Boston: McGraw-Hill, 2001.
• [33] Cowan G.E.R., et al., A VLSI Analog Computer/Digital Computer Accelerator. IEEE Journal of Solid-State Circuits, vol. 41, no. 1, Jan. 2006, pp. 42-53.