Programowalne układy przetwarzania sygnałów i informacji - technika cyfrowa w multimediach i kryptografii

• Autorzy: Łuba T. , Jasiński K. , Zbierzchowski B.
• Języki publikacji: PL

Abstrakty

PL

Opisano podstawowe właściwości układów programowalnych oraz możliwości ich zastosowania w przetwarzaniu sygnałów i kryptografii. Omówiono przykłady eksperymentalnych i przemysłowych aplikacji multimedialnych oraz realizacje algorytmów kryptograficznych. Przedstawiono także nową ofertę na rynku cyfrowych układów telekomunikacyjnych - produkty wirtualne. Wskazano także na ogromne znaczenie syntezy logicznej w tych zastosowaniach.

EN

Basic properties of programmable devices and possibilities of their application in signal and information processing are described. Examples of experimental and industry multimedia application and implementations of cryptographic algorithms are discussed. Virtual product - new offer on the market of telecommunication digital devices is presented. The huge importance of logic synthesis in this application is shown.

Słowa kluczowe

PL

DSP; multimedia; kryptografia; układy specjalizowane; układy programowalne; synteza logiczna

EN

DSP; user specific devices; cryptography; logic synthesis

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
• Rocznik: 2003
• Tom: nr 8-9
• Strony: 427--432
• Opis fizyczny: Bibliogr. 40 poz., rys., tab.

Twórcy

autor

Łuba T.

• Instytut Telekomunikacji Politechniki Warszawskiej

autor

Jasiński K.

• Instytut Telekomunikacji Politechniki Warszawskiej

autor

Zbierzchowski B.

• Instytut Telekomunikacji Politechniki Warszawskiej

Bibliografia

• [1] Arnold J. M.: The Splash 2 software environment. In D. A. Buell and K. L. Pocek, editors, Proceedings of IEEE Workshop on FPGAs for Custom Computing Machines, Napa, CA, April, 1993
• [2] Arnold M., Buell D. A. and Davis E. G.: VHDL programming on Splash 2. In More FPGAs: Proceedings of the 1993 International Workshop on Field-Programmable Logic and Applications, Oxford, England, September 1993
• [3] Arnold, D. A. Buell, and E. G: Davis. Splash 2. In Proceedings of the 4th Annual ACM Symposium on Parallel Algorithms and Architectures, June 1992
• [4] Bertin P. and Touati H.: PAM programming environments: Practice and experience. In D. A. Buell and K. L. Pocek, editors, Proceedings of IEEE Workshop on FPGAs for Custom Computing Machines. Napa, CA, April 1994
• [5] Connor T., Deng S., Marchant S.: Cryptographic Coprocesor with Algorithm Agility, Worcester Polytechnic Institute, Worcester, March 1999
• [6] Elbirt A. J., Yip W., Chetwynd B., Paar C.: An FPGA implementation and performance evaluation of the AES block cipher candidate algorithm finalists, Proc. 3,lJ Advanced Encryption Standard (AES) Candidate Conference, New York, April 13-14, 2000
• [7] Gaj K., Chodowiec P.: Comparison of the hardware performance of the AES candidates using reconfigurable hardware, Proc. 3rd Advanced Encryption Standard (AES) Candidate Conference. New York, April 13-14, 2000
• [8] Gokhale M., Holmes W., Kopser A., Lucas S., Minnich R., Swelly D., and Lopresti D.: Building and using a highly parallel programmable logic array. IEEE Computer, 24 (1), January 1991
• [9] Gokhale M., Kopser A., Lucas S. and Minnich R.: The logic description generator. Technical Report SRC-TR-90-011, Suprtcomputer Research Center (SRC), 1990
• [10] Gokhale M. and Schott B.: Data Parallel C on a reconfigurable logic array. Journal of Supercomputing, 9 (3), 1994
• [11] Guccione S. A., Delon L., Downs D.: A reconfigurable content addressable memory, Parallel and Distributed Processing. Springer- Verlag, Berlin, May 2000
• [12] http://www.altera.com
• [13] http://www.atmel.com
• [14] http://www.windriver.com
• [15] http://pw1.netcom.com
• [16] http://www.tsi-telsys.com
• [17] http://www.xilinx.com
• [18] IEEE Computer Society, Proceedings of IEEE Workshop on FPGAs for Custom Computing Machines, 1993-1996
• [19] Jachna Z.: Analiza metod specyfikacji układów cyfrowych z punktu widzenia optymalizacji logicznej i odwzorowania technologicznego. Rozprawa doktorska, WAT, Warszawa 2002
• [20] Jasiński K., Zbysiński P: Rekonfigurowalny koprocesor systemowy: uniwersalna platforma obliczeniowa, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 10, 2000
• [21] Łuba T., Zbierzchowski B.: Komputerowe projektowanie układów cyfrowych. Wydawnictwa Komunikacji i Łączności, Warszawa 2000
• [22] Łuba T.: Synteza układów logicznych. Wyższa Szkoła Informatyki Stosowanej i Zarządzania, wyd. 2, poprawione i rozszerzone, Warszawa 2001
• [23] Łuba T., Zbierzchowski B., Zbysiński P.: Układy reprogramowalne dla potrzeb telekomunikacji cyfrowej. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 5, 2002
• [24] Łuba T. (red.), Rawski M., Tomaszewicz P., Zbierzchowski B.: Synteza układów cyfrowych. WKŁ Warszawa (przewidywany termin wydania - listopad 2003)
• [25] Mosanya E. et al.: CryptoBooster: A Reconfigurable and Modular Cryptographic Coprocesor, Proceedings of the Workshop on Cryptographic Hardware and Embedded Systems, Worcester Auqust 1999
• [26] Meyer-Baese U.: Digital Signal Processing with Field Programmable Gate Arrays, Springer Verlag, Berlin 2001
• [27] National Security Agency, Initial plans for estimating the hardware performance of AES submissions http://csrc.nist.gov/encryption/aes/round2/round2.htm
• [28] Nowicka M., Rawski M., tuba T.: DEMAIN - an Interactive Tool for FPGA-Based Logic Decomposition, Proceedings of the 6th International Conference Mixed Design of Integrated Circuits and Systems, Kraków 1999
• [29] IFAC Workshop on Programmable Devices and Systems (E. Hrynkiewicz - chairman), PDS2001, materiały konferencyjne, Gliwice 2001
• [30] Pasierbiński J., Zbysiński P.: Układy programowalne w praktyce, WKŁ, Warszawa 2001
• [31] Rakowski W.: O implementacjach sprzętowych transformacji talkowej. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 2-3, 2003
• [32] Rawski M., Jóźwiak L., Łuba T.: Functional decomposition with an efficient input support selection for sub-functions based on information relationship measures. Journal of Systems Architecture, 47, Elsevier Science B. V., 2001
• [33] Reprogramowalne układy cyfrowe (J. Soldek - przewodniczący Komitetu Programowego), materiały IV Konferencji Naukowej, Szczecin 2001
• [34] Rogowski M.: Implementacja algorytmu HIEROCRYPT w strukturach programowalnych. Praca magisterska, WAT, 2003
• [35] Sentovich E., et al.: SIS: A system for Sequential Circuits Synthesis. Electronics Research Laboratory Memorandum, No. VCB/ERLM92/41, University of California, Berkeley, 1992
• [36] Tessier R., Burlesson W.: Reconfigurable Computing for Digital Signal Processing: A Survej. Journal of VLSI Signal Processing, 28 2001
• [37] Taylor R., Goldstein S.: A High-Perfomance Flexible Architecture for Cryptography, Proceedings of the Workshop on Cryptographic Hardware and Embedded Systems, Worcester August 1999
• [38] Vuillemin Bertin P., Roncin D., Shand M., Touati H., and Boucard P: Programmable active memories: Reconfigurable systems come of age. IEEE Transactions on VLSI Systems, 4 (1), 1996
• [39] Wiatr K.: Sprzętowe implementacje algorytmów przetwarzania obrazów w systemach wizyjnych czasu rzeczywistego. AGH, Kraków 2002
• [40] Zbysiński P.: Rekonfigurowalne układy FPSLIC firmy Atmel, Elektronizacja nr 7-8’2000