O implementacjach sprzętowych transformacji falkowej

Rakowski, W.

Artykuł - szczegóły

Tytuł artykułu

O implementacjach sprzętowych transformacji falkowej

Autorzy

Rakowski W.

Identyfikatory

Warianty tytułu

Hardware Implementations of wavelet transform

Języki publikacji

Abstrakty

Zawarto krótkie wprowadzenie do reprezentacji falkowej sygnałów. Opisano układ filtrów cyfrowych umożliwiający dekompozycję i rekonstrukcję falkową sygnałów. Podano algorytmy i schematy implementacji filtracji cyfrowej w szeregowej arytmetyce rozproszonej. Omówiono sposób dekompozycji tablic LUT oraz realizację decymacji sygnału i implementację filtrów symetrycznych.

Paper contains a short introduction to the wavelet representation of signals and the two-channel filter bank allowing the wavelet decomposition and reconstruction. Efficient distributed arithmetic architectures of digital filtering suitable for FPGA implementation was derived and illustrated. A partitioning algorithm permitting to avoid a large lookup tables was described. Circuit structures implementing signal decimation and making use of filter symmetry was shown.

Słowa kluczowe

cyfrowe przetwarzanie sygnałów filtracja pasmowa filtr cyfrowy falka transformata falkowa arytmetyka rozproszona tablice LUT układy FPGA kompresja sygnałów

digital signal processing signal compression subband filtering digital filter wavelet transform distributed arithmetic LUT FPGA

Wydawca

Wydawnictwo SIGMA-NOT

Czasopismo

Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

Rocznik

2003

Tom

nr 2-3

Strony

77--81

Opis fizyczny

Bibliogr. 34 poz., rys.

Twórcy

autor

Rakowski W.

waldi@ii.pb.bialystok.pl

Wydział Informatyki Politechniki Białostockiej

Bibliografia

[1] Serial distributed arithmetic FIR filter. Product Specification, 17 July 1998, http://www.xilinx.com/products/logicore/dsp/sdafir.pdf
[2] Distributed arithmetic FIR filter. Product Specification 10 Dec. 1999, http://www.xilinx.com/ipcenter/catalog/logicore/docs/C_DA_FIR_V1_0.pdf
[3] Brown S., Rose J.: Architecture of FPGAs and CPLDs: A Tutorial. IEEE Design and Test of Computers, vol. 13, no. 2, 1996, http://cite- seer.nj.nec.com/brown96architecture.html
[4] Chacrabarti C., Yishwanath M.: Efficient realizations of the discrete and continous wavelet transforms: From single chip implementations to SIMD parallel computers. IEEE Trans, on Signal Processing, 43 March 1995
[5] Chacrabarti C., Yishwanath M., Owens R. M.: A survey of architectures for the discrete and continuous wavelet transforms. Journal of VLSI Signal Processing Systems, Nov. 1996
[6] Chacrabarti C., Mumford C.: Efficient realizations of encoders and decoders based on 2-D Discrete Wavelet Transform. IEEE Transaction on VLSI Systems, 1998, http://citeseer.nj.nec.com/248383. html
[7] Chou H., Chen F., Yalentino D., Huang L., Yillasenor J.: Large scale implementation of optimal image compression algorithms. W: San Diego SPIE Proceedings Vol. 2431, Feb. 1995, http://www.icsl. ucla.edu/~ipl/papers/SPIE_HC.html
[8] Compton K., Hauck S.: Configurable computing: A survey of systems and software. Technical report, Nortwestern University, Dept, of ECE, 1999, http: //citeseer.nj.nec.com/compton99configurable. html
[9] Croisier A., Esteban D., Galand C.: Perfect channel splitting by use of interpolation/decimation techniques. W: Internat. Conf. on Information Sciences and Systems, Patras, Greece, August 1976
[10] Croisier A., Esteban D. J., Levilion M. E„ Riso V.: Digital Filter for PCM Encoded Signals. U. S. Patent 3777 130, Dec. 4 1973
[11] Daubechies I.: Orthonormal bases of compactly supported wavelets. Communications in Pure and Applied Mathematics, 41, 1988
[12] Ding Z.: Image Wavelet Compression Implementation using a Run-Time Reconfigurable Gustom Computing Machine. Master's thesis, Virginia Polytechnic Institute and State University, June 2000
[13] Xilinx Editor: The Role of Distributed Arithmetic in FPGA-based Signal Processing. Xilinx application note, Xilinx Inc., 1997, http://www.xilinx.com/appnotes/theoryl.pdf
[14] Grzeszczak A., Mandal M.K., Panchanathan S.: VLSI implementation of discrete wavelet transform. IEEE Transactions on VLSI Systems, 4 (4), December 1996
[15] Knowles G.: VLSI architecture for discrete wavelet transform. Electron. Lett., 26 (15), July 1990
[16] Lanq R Plesner E., Schroder H., Spray A.: An efficient systolic architecture for the one-dimensional wavelet transform. In H. H. Szu. editor, Wavelet Applications, Proc. SPIE 2242, 1994, http://citeseer.nj.nec.com/lang94efficient. html
[17] Lana R Spray A., Schroder H.: 1-d wavelet transform architecture. Technical Report EE9457, Department of Electrical and Computer Engineering, University of Newcastle, Australia, Nov. 17 1994, http//citeseer.nj.nec.com/5495.html
[18] Lewis A. S., Knowles G.: VLSI architecture for 2-d daubechies wavelet transform without multipliers. Electron. Lett., 27 (2) Jan. 1991
[19] Łuba T., Zbierzchowski B.: Komputerowe projektowanie układów cyfrowych. Wydawnictwa Komunikacji i Łączności, Warszawa, 2000
[20] Łuba T., Zbierzchowski B., Jóźwiak L.: Nowoczesna mikroelektronika jako sprzętowe oblicze technik informacyjnych. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, LXXIII (I), 2000
[21] Łuba T., Zbierzchowski B., Zbysiński P.: Układy reprogramowalne dla potrzeb telekomunikacji cyfrowej. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne. LXXV (5), 2002
[22] Mallat S. G.: A theory for multiresolution signal decomposition: The wavelet representation. IEEE Transactions on Pattern Analysis and Machine Intelligence, 11 (7), July 1989
[23] Parhi K. K., Nishitani T.: VLSI Architectures for Discrete Wavelet Transforms. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 1 (2). 1993
[24] Peled A., Liu B.: A new hardware realization of digital filters. IEEE Trans, on Acoust., Speech, Signal Processing, ASSP-22, Dec. 1974
[25] Raczinski J. -M., Sladek S., Chevalier L.: Filter Implementation on SYNTHUP. W: Proceedings of the 2nd COST G-6 Workshop on Digital Audio Effects (DAFx99), NTNU, Trondheim, Dec. 9-11 1999
[26] Schoner B., Villasenor J., Molloy S., Jain R.: Techniques for FPGA implementation of video compression systems. W: ACM/SIGBA International Symposium on Field-Programmable Gate Arrays, 1995, http://www.icsl.ucla.edu/ipl/papers/FPGAnew.pdf
[27] Smith M. J. T., Barnwell T. P.: Exact reconstruction techniques for tree-structured subband coders. IEEE Trans, on ASSP, 34, 1986
[28] Tessier R., Burleson W.: Reconfigurable Computing for Digital Signal Processing: A Survey. Journal of VLSI Signal Processing, 28, 2001, http://www.ecs.umass.edu/ece/tessier/jvsp00.pdf
[29] Vetterli M.: Filter banks allowing perfect reconstruction. Signal Processing, 10 (3), April 1986
[30] Villasenor J., Mangione-Smith W. H.: Configurable Computing. Scientific American, 276 (6), June 1997, http://www.sciam.com/ /0697issue/0697villasenor.html
[31] Vishwanath M., Owens R. M., Irwin M. J.: VLSI architectures for discrete wavelet transform. IEEE Trans, on Circuits and Systems, 42 (5),May 1995
[32] Wasilewski R: 2-D discrete wavelet transform implementation in FPGA device for real-time image processing. W: Wavelet Applications in Signal and Image Processing, San Diego, CA, 30 Jul.-I Aug. 1997
[33] Weeks M.: Precision for 2-D Discrete Wavelet Transform Processors. W: 2000 IEEE Workshop on Signal Processing Systems (SiPS), Lafayette, Louisiana, October 10-13 2000, http://carmaux.cs.gsu.edu/precission.pdf
[34] White S. A.: Applications of distributed arithmetic to digital signal processing. IEEE ASSP Magazine, 6 (3), July 1989

Typ dokumentu

Bibliografia

Identyfikator YADDA

bwmeta1.element.baztech-article-BPOC-0011-0039