Układy reprogramowalne dla potrzeb telekomunikacji cyfrowej

Łuba, T.; Zbierzchowski, B.; Zbysiński, P.

Artykuł - szczegóły

Tytuł artykułu

Układy reprogramowalne dla potrzeb telekomunikacji cyfrowej

Autorzy

Łuba T. , Zbierzchowski B. , Zbysiński P.

Identyfikatory

Warianty tytułu

Reprogrammable devices for needs of digital telecommunication

Języki publikacji

Abstrakty

Przedstawiono nowe możliwości, jakie w projektowaniu sprzętu dają reprogramowalne i rekonfigurowalne struktury FPD. Omówiono znaczenie projektów wirtualnych oraz rekonfigurowalnych modułów do obliczeń komputerowych oraz rynek własności intelektualnej i jego ofertę dla potrzeb telekomunikacji cyfrowej (np. filtry cyfrowe, układy FFT itp.). Zaprezentowano najnowsze narzędzia syntezy logicznej dostępne w uniwersyteckich pakietach oprogramowania. W zakończeniu dokonano krytycznej analizy programów nauczania techniki cyfrowej w Polsce.

Field Programmable Devices (FPD) are on the verge of revolutionizing digital designing in the manner that ASICs did nearly three decades ago. The paper presents IP core market which offers very high performance virtual components, particularly for digital telecommunication applications, e. g. digital filters, Fast Fourier transform Cores etc. Afterwards, modern logic synthesis algorithms, offered by university packages and their application in FPGA-based synthesis is demonstrated. Finally, the paper presents a critical review of logic and digital design methods actually represented in educational curricula programs in Poland.

Słowa kluczowe

układy reprogramowalne rekonfigurowalność układy cyfrowe rdzenie projektowe własność intelektualna cyfrowe przetwarzanie sygnałów

reprogrammable devices reconfigurability digital systems intellectual property cores

Wydawca

Wydawnictwo SIGMA-NOT

Czasopismo

Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

Rocznik

2002

Tom

nr 5

Strony

321--329

Opis fizyczny

Bibliogr. 51 poz., rys., tab., wykr.

Twórcy

autor

Łuba T.

luba@tele.pw.edu.pl

Instytut Telekomunikacji Politechniki Warszawskiej

autor

Zbierzchowski B.

bogdan@tele.pw.edu.pl

Instytut Telekomunikacji Politechniki Warszawskiej

autor

Zbysiński P.

piotr.zbysinski@tele.pw.edu.pl

Instytut Telekomunikacji Politechniki Warszawskiej

Bibliografia

[1] Biliński K., Adamski M., Saul J. M., Dagless E. L.: Petri net based algorithms for parallel controller synthesis. IEEE Proceedings - Computer and Digital Techniques, Vol. 141, No 6, Nov. 1994.
[2] De Micheli G.: Synthesis and Optimization of Digital Circuits. McGraw-Hill, New York, 1994. Również tłumaczenie polskie: Synteza i optymalizacja układów cyfrowych. WNT, Warszawa 1998.
[3] Guccione S. A., Delon L., Downs D.: A reconfigurable content addressable memory, Parallel and Distributed Processing. Springer-Verlag, Berlin, May 2000.
[4] Hrynkiewicz E.: Logic function set minimization by reducing of a Boolean space occupated by the generated implicants. Proc. International Conference on Programmable Devices and Systems, Ostrawa 1996.
[5] Hrynkiewicz E., Buda P., Kania D., Pucher K.: Projektowanie układów cyfrowych w strukturach PLD z wykorzystaniem oprogramowania PLD-CAD. Krajowe Sympozjum Telekomunikacji, Bydgoszcz, 1996.
[6] IEEE Computer Society, Proceedings of IEEE Workshop on FPGAs for Custom Computing Machines, 1993-1996
[7] CDROM: Developers Insight, Intel, May 1999
[8] Iman S., M. Pedram M.: Logic Synthesis for Low Power VLSI Design, Kluwer Academic Publishers, 1999
[9] http://www.altera.com
[10] http://www.annapmicro.com
[11] http://www.atmel.com
[12] http://www.windriver.com
[13] http://www.ebone.com
[14] http://pw1.netcom.com
[15] http://www.nova-eng.com
[16] http://www.rpaelectronics.com
[17] http: //www.tsi-telsys.com
[18] http://www.timelogic.com
[19] http://www.vcc.com
[20] http: //www.xilinx.com
[21] Jasiński K., Zbysiński P., Rekonfigurowalny koprocesor systemowy: uniwersalna platforma obliczeniowa, Przegląd Telekomunikacyjny 10/2000
[22] Jachna Z., Luba T.: Analiza zasad specyfikacji języka VHDL z punktu widzenia odwzorowania technologicznego, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr. 12,1999
[23] Kania D.: Two-level logic synthesis on PAL-based CPLD and FPGA using decomposition. Proc of the 25th Euromicro Conference Milan 1999
[24] Kamionka-Mikula H., Małysiak H., Pochopień B.: Układy cyfrowe. Teoria i przykłady. Wyd. II poszerzone. Wydawnictwo Pracowni Komputerowej Jacka Skalmierskiego, Gliwice 2000
[25] Kuźmicz W., Pfitzner A., Wielgus A., Fijałkowski A., Luba T.. Jasiński K., Turowski M., Kos A.: Układy ASIC w małych i średnich firmach. Formy wsparcia i pomocy. Prace Instytutu Technologii Elektronowej. Zeszyt 4/5, Warszawa 1996
[26] Lala P. K.: Practical digital logic design and testing. Prentice-Hall, New Jersey 1996
[27] Lisiecka-Frąszczak J.: Synteza układów cyfrowych. Wydawnictwo Politechniki Poznańskiej. Poznań 2000
[28] Łuba T., Zbierzchowski B.: Komputerowe projektowanie układów cyfrowych Wydawnictwa Komunikacji i Łączności, Warszawa 2000
[29] Łuba T.,: Synteza układów logicznych. Wyższa Szkoła Informatyki Stosowanej i Zarządzania, Wyd. 2, poprawione i rozszerzone, Warszawa 2001
[30] Łuba T., Niewiadomski H., Pleban M., Selvaraj H., Sapiecha P.: Functional decomposition and its applications in design of digital circuits machine learning. Proc. of the IASTED Int. Symposia. Applied Informatics Innsbruck, Austria, Feb. 2001
[31] Łuba T., Zbierzchowski B., Jóźwiak L.: Nowoczesna mikroelektronika jako sprzętowe oblicze technik informacyjnych. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne. nr1,2000
[32] Łuba T Nowoczesna synteza logiczna - rola i znaczenie w technice cyfrowej i inżynierii wiedzy Seminarium WE i Tl oraz IEEE, 21 listopada 2000 r. Materiały z seminarium dostępne na strome www: http://wwwzpt.tele.pw.edu.pl/se_wy_tl.htm
[33] Łuba T Moraga C., Yanushkevich S., Opoka M„ Shmerko V.: Evolutionary Multilevel Network synthesis in Given Design Style. Proc. IEEE 30th Int. Symposium on Multiple-Valued Logic, Portland 2000
[34] Majewski W.: Układy logiczne, wyd. 6, WNT 1999
[35] Meyer-Baese U.: Digital Signal Processing with Field Programmable Gate Arrays, Springer Verlag, Berlin 2001
[36] Milik A., Hrynkiewicz E.: Reconfigurable Logic Controller Based on FPGA International Workshop on Electronic Control, Measurement and Signals - Liberec, Czech Republic, May 1999
[37] Nowicka M., Rawski M., Łuba T.: DEMAIN - an Interactive Tool for FPGA-Based Logic Decomposition, Proceedings of the 6th International Conference Mixed Design of Integrated Circuits and Systems, Kraków 1999
[38] IFAC Workshop on Programmable Devices and Systems (E. Hrynkiewicz - chairman), PDS2001, Materiały Konferencyjne, Gliwice 2001.
[39] Rawski M., Jóźwiak L., Łuba T.: Functional decomposition with an efficient input support selection for sub-functions based on information relationship measures. Journal of Systems Architecture, 47, Elsevier, Science B. V., 2001
[40] Rawski M., Jachna Z., Brzozowski I., Rzechowski R.: Practical Aspects of Logic Synthesis Based on Functional Decomposition PrZ Euromicro Symposium on Digital Systems Design, Warszawa 2001
[41] Reprogramowalne układy cyfrowe (J. Sołdek - przewodniczący komitetu programowego), Materiały IV Konferencji Naukowej, Szczecin
[42] Sasao T. Switching Theory for Logic Synthesis, Kluwer Academic Publishers, 1999
[43] Saucier G., Brasen D., Hiol J. P.: Circuit partitioning for FPGAs in Saucier G., Mignotte A. (ed.), Logic and Architecture Synthesis, Chapman&Hall, 1995
[44] Salsie Z.: VHDL and FPLDs in Digital Systems Design, Prototyping and Customization, Kluwer Academic Publishers, Boston 1998
[45] Sentovich E., et al.: SIS: A system for Sequential Circuits Synthesis. Electronics Research Laboratory Memorandum, No. VCB/ERLM92/41, University of California, Berkeley, 1992
[46] Selvaraj H., Sapiecha P., Łuba T.: Functional decomposition and its applications in machine learning and neural networks. International Journal of Computational Intelligence and Applications. World Scien¬tific Publishing Company, Vol. 1, No. 3, 2001 (Imperial College Press)
[47] Skorupski A.: Podstawy Techniki Cyfrowej. WKL, Warszawa 2001
[48] Tomaszewicz P., Kraśniewski A.: Self-Testing of Test Units in User- -Programmed FPGAs, Proceedings of the 25th EUROMICRO Conference, Milan, Italy, IEEE Computer Society, Los Alamitos, 1999
[49] Zbysiński P., Rekonfigurowalne układy FPSLIC firmy Atmel, Elektronizacja 7-8/2000
[50] Pasierbiński J., Zbysiński P., Układy programowalne w praktyce, WKŁ, Warszawa 2001
[51] Yanushkevich S.: Logic differential calculus in multi-valued logic design, Prace Naukowe Politechniki Szczecińskiej, Nr 537, Instytut Informatyki Nr 1,1998

Typ dokumentu

Bibliografia

Identyfikator YADDA

bwmeta1.element.baztech-article-BPOC-0010-0041