Modelowanie wpływu pojemności pasożytniczych oraz czasu martwego na napięcia wyjściowe falowników wielopoziomowych typu NPC

• Autorzy: Szwarc K. , Cichowski A. , Nieznański J. , Szczepankowski P.

Warianty tytułu

EN

Modeling the Effect of Parasitic Capacitances on the Dead-Time Distortion in Multilevel NPC Inverters

• Języki publikacji: PL

Abstrakty

PL

Przedstawiono wpływ pojemności pasożytniczych na zniekształcenia napięcia wyjściowego wielopoziomowych falowników typu NPC spowodowane wprowadzeniem czasu martwego. Opracowany model pozwala na dokładny opis zniekształceń napięcia oraz jego precyzyjną kompensację znacząco poprawiając jakość formowanego napięcia w szczególności w porównaniu z metodami kompensacji nie uwzględniającymi wpływu pojemności pasożytniczych. Pojemność pasożytnicza została zamodelowana jako szeregowo – równoległe połączenia pojemności pasożytniczych tranzystora oraz pojemności kabla i obciążenia.

EN

A simple model is derived and verified for evaluating the effect of parasitic capacitances on the dead-time related voltage distortion in multilevel NPC voltage source inverters. The model permits well-defined and precise compensation of dead-time distortion, exhibiting meaningful improvement on compensation methods neglecting the effects of parasitic capacitances. A simple formula is given for evaluating the capacitances as serial / parallel connections of transistor capacitances and external capacitances (introduced by the cables and load).

Słowa kluczowe

PL

czas martwy; pojemności pasożytnicze; falownik wielopoziomowy NPC

EN

dead time compensation; parasitic capacitance; multilevel inverters

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2012
• Tom: R. 88, nr 4b
• Strony: 236--240
• Opis fizyczny: Bibliogr. 13 poz., rys., tab., wykr.

Twórcy

autor

Szwarc K.

autor

Cichowski A.

autor

Nieznański J.

autor

Szczepankowski P.

• Politechnika Gdańska, Katedra Energoelektroniki i Maszyn Elektrycznych, ul. Sobieskiego 7, 80-216 Gdańsk,

Bibliografia

• [1] Choi J.-W., Sul S.-K., New Dead Time Compensation Eliminating Zero Current Clamping in Voltage-Fed PWM Inverter, Industry Applications Society Annual Meeting, vol. 2, october 1994, 977-984
• [2] Choi J.-W., Sul S.-K., A New Compensation Strategy Reducing Voltage/Current Distortion in PWM VSI Systems Operating with Low Output Voltages, IEEE Transactions On Industry Applications, vol. 31, no. 5, Sptember/October 1995, 1001- 1008
• [3] Kerkman R. J., Leggate D., Schlegel D. W., Winterhalter C., Effects of Parasitics on the Control of Voltage Source Inverters, IEEE Transactions On Power Electronics, vol. 18, no. 1, January 2003, 140-150.
• [4] Yamamoto K., Shinohara K., Ohga H., Effect of Parasitic Capacitance of Power Device on Output Voltage Deviation during Switching Dead-Time in Voltage-Fed PWM Inverter, PCC 1997, Nagaoka, Vol. 2, 777-782.
• [5] Schellekens J. M., Bierbooms R. A. M., Duarte J. L., Dead- Time Compensation for PWM Amplifiers using Simple Feedforward Techniques, XIX International Conference on Electrical Machines - ICEM 2010, Rome, Digital Object Identifier: 10.1109/ /ICELMACH.2010.5608022, 2010, 1-6
• [6] Cichowski A., Nieznański J., Self-Tuning Dead-Time Compensation Method for Voltage-Source Inverters, IEEE Power Electronics Letters, vol. 3, no. 2, June 2005, 72-75.
• [7] Cichowski A., Bujacz S., Nieznański J., Szczepankowski P., Sensorless Startup of Super High Speed Permanent Magnet Motor, IEEE International Symposium on Industrial Electronics (ISIE), July 2010, 3101-3106.
• [8] Jin S., Zhong Y., A Novel Three-level SVPWM Algorithm Considering Neutral-Point Control, Narrow-Pulse Elimination and Dead-Time Compensation, IEEE: The 4th International Power Electronics and Motion Control Conference, vol. 2, August 2004, 688-693.
• [9] Kim S.-Y. Park S.-Y., Compensation of Dead-Time Effects Based on Adaptive Harmonic Filtering in the Vector-Controlled AC Motor Drives, IEEE Transactions on Industrial Electronics, vol. 54, no. 3, June 2007, 1768-1777.
• [10] Cuzner R. M., Bendre A. R., Faill P. J., Semenov B., Implementation of a Four-Pole Dead-Time-Compensated Neutral-Point-Clamped Three-Phase Inverter With Low Common-Mode Voltage Output, IEEE Transactions on Industrial Electronics, vol. 45, no. 2, March/April 2009,. 816- 826.
• [11] Li H., Li. Y., Ge Q., Dead-Time Compensation of 3-Level NPC Inverter for Medium Voltage IGCT Drive System, Power Electronics Specialists Conference, vol. 5, June 2004, 3524- 3528.
• [12] Minshull S. R., Bingham C. M., Stone C. A., Foster M. P., Compensation of Nonlinearities in Diode-Clamped Multilevel Converters, IEEE Transactions on Industrial Electronics, vol. 57, no. 8, August 2010, 2651-2658.
• [13] Zhou D., Rouaud D., Dead-time Effect and Compensations of Three Level Neutral Point Clamp Inverters for High Performance Drive Applications, 23 International Conference on Industrial Electronics, Control and Instrumentation, 1997. IECON 97, vol. 2, November 1997, 397-402.