Powiadomienia systemowe
- Sesja wygasła!
- Sesja wygasła!
- Sesja wygasła!
- Sesja wygasła!
Identyfikatory
Warianty tytułu
Effect of the clock signal jitter on the effective value of the digitally synthesized sinewave
Języki publikacji
Abstrakty
W pracy przestawiono model matematyczny i wyniki numerycznych obliczeń wpływu jittera sygnału taktującego przetwornik cyfrowoanalogowy (C/A) oraz cyfrowy oscylator harmoniczny (ang. Numerically Controlled Oscillator, NCO) na względne odchylenie standardowe wartości skutecznej sygnału generowanego przez cyfrowe źródło wzorcowego napięcia przemiennego. Zaproponowany model symulacyjny umożliwia obliczenie maksymalnej wartości jittera sygnału taktującego (wyrażonego poprzez jego odchylenie standardowe), wymaganego dla osiągnięcia założonej niepewności wytwarzanego przez źrodło napięcia. Z przeprowadzonych obliczeń numerycznych wynika, że dla jittera o odchyleniu standardowym mniejszym od 100 ps względne odchylenie standardowe wartości skutecznej napięcia wytwarzanego przez cyfrowe źrodło napięcia przemiennego jest rzędu 0,1 �žV/V lub mniejsze.
The paper contains the mathematical model and results of numerical simulations of the influence of the jitter of the clock signal driving the digital-to-analog converter (DAC) and Numerically Controlled Oscillator (NCO) on the relative standard deviation of effective value of the sinusoidal voltage generated by the digital source of standard AC voltage. The proposed simulation model helps to calculate maximal jitter of the clocking signal (expressed by its standard deviation) required for attaining a supposed uncertainty of the AC voltage generated by the DSSACV. Numerical calculations show, that for the jitter of standard deviation lower than approximately 100 ps the standard deviation of the AC voltage generated by the DSSACV is of the order of 0,1 žV or lower.
Wydawca
Czasopismo
Rocznik
Tom
Strony
282--285
Opis fizyczny
Bibliogr. 9 poz., rys., wykr.
Twórcy
autor
autor
- Politechnika Śląska, Instytut Metrologii Elektroniki i Automatyki, grzegorz.popek@polsl.pl
Bibliografia
- [1] Jeanneret B., Overney F., Callegaro L., Mortara A., Ruefenacht A., Josephson-voltage-standard-locked sine wave synthesizer: margin evaluation and stability, IEEE Trans. Instrum. Meas., Vol. 58, No. 4, April 2009, pp. 791-796
- [2] Rybski R., Komparacja impedancji w układach z cyfrowymi źródłami napięć sinusoidalnych, Oficyna Wydawnicza Uniwersytetu Zielonogórskiego, Zielona Góra 2007
- [3] Popek G.: Cyfrowy oscylator harmoniczny przeznaczony dla wzorcowego źródła napięcia przemiennego, rozprawa doktorska, Gliwice 2010
- [4] Kampik M.: Cyfrowe źródła wzorcowego napięcia przemiennego o małej częstotliwości, Monografia 224, Wydawnictwo Politechniki Śląskiej, Gliwice 2009
- [5] Kampik M., Popek G.: Układ syntezy częstotliwości kalibratora napięcia przemiennego, Podstawowe Problemy Metrologii, Prace Komisji Metrologii Oddziału PAN w Katowicach, Ustroń 2006, Konferencje nr 11, s. 333-340
- [6] International Telecommunication Union (ITU-T) Recommendation G.810: Definition and terminology for synchronization network, August 1996
- [7] Zamek I., Zamek S.: Definitions of jitter measurement terms and relationships, Test Conference, 2005. Proceedings of IEEE International Test Conference, ITC 2005, pp. 1-10
- [8] Madden C., Suk K., Yuan X.: System level deterministic and random jitter measurements and extraction for Multi-gigahertz memory buses, 2004. IEEE 13th Topical Meeting on Electrical Performance of Electronic Packaging
- [9] Analui B., Buckwalter J., Hajimiri A.: Data-Dependent Jitter in Serial Communications, IEEE Transactions on microwave theory and techniques, Vol. 53, No. 11, November 2005, pp.3388-3397
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BPOB-0049-0063