Deadlock detection in networks of automata communicating via flags

• Autorzy: Karatkevich A.

Warianty tytułu

PL

Wykrywanie zakleszczeń w sieciach automatów, komunikujących przez flagi

• Języki publikacji: EN

Abstrakty

EN

A range of digital systems can be represented as the state machine networks in which FSMs communicate with the help of flip-flops. The article presents a method of detecting possible deadlocks in such networks. The method is illustrated by applying it to a project of a pipeline processor.

PL

Szereg systemów cyfrowych może być prezentowany w postaci połączonych automatów stanów, które komunikują się ze sobą przy pomocy przerzutników. W artykule opisano metodę wykrywania możliwych zakleszczeń w takich systemach. Metoda została zilustrowana przykładem jej zastosowania do projektu procesora z potokowym przetwarzaniem danych.

Słowa kluczowe

EN

state machines; system design; verification; pipeline

PL

automat stanów; projektowanie systemów; weryfikacja; przetwarzanie potokowe

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2010
• Tom: R. 86, nr 9
• Strony: 126--129
• Opis fizyczny: Bibliogr. 8 poz., rys.

Twórcy

autor

Karatkevich A.

• University of Zielona Góra, Institute of Computer Science and Electronics, ul. prof. Z. Szafrana 2, 65-246 Zielona Góra,

Bibliografia

• [1] Adamski M., Karatkevich A., Węgrzyn M.(red): Design of embeded controll systems, Springer, New York, 2005.
• [2] Andreu D., Souquet G., Gil T.: Petri Net Based Rapid Prototyping of Digital Complex System, IEEE Computer Society Annual Symposium on VLSI IEEE, 2008.
• [3] Basile F., Chiacchio P., Del Grosso D.: Modelling automation systems by UML and Petri Nets, Proceedings of the 9th International Workshop on Discrete Event Systems Gooteborg, IEEE, 2008.
• [4] Doligalski M.: Konwersja wybranych elementow maszyny stanow UML w ramach dualnej specyfikacji, Przegla˛d ElektrotechnicznyR. 85, nr 7, 2009.
• [5] Gajski D. D., Vahid F., Narayan S., Gong J.: Specification and Design of Embedded Systems, P T R Prentice Hall, New Jersey 1994.
• [6] Łabiak G.: Wykorzystanie hierarchicznego modelu wspołbie ˙znego automatu w projektowaniu sterownikow cyfrowych, Oficyna Wydawnicza Uniwersytetu Zielonogorskiego, Zielona Gora 2005.
• [7] Holvoet T., Verbaeten P.,: Petri Charts, an Alternative Technique for Hierarchical Net Construcion, IEEE Conference on Systems, Man and Cybernetics, 1995.
• [8] Węgrzyn A.: Symboliczna analiza układow sterowania binarnego z wykorzystaniem wybranych metod analizy sieci Petriego, Oficyna Wydawnicza UZ, Zielona Gora 2003.