Implementacja sprzętowa dwuwymiarowej transformacji falkowej w układach FPGA

• Autorzy: Tomaszewicz P. , Staworko M. , Rawski M. , Łuba T.

Warianty tytułu

EN

Hardware implementation of two dimensional wavelet transform on FPGA devices

• Języki publikacji: PL

Abstrakty

PL

Pokazano wyniki implementacji układów realizujących dwuwymiarową transformację falkową typu 9/7. Porównano realizacje transformacji wykorzystującej filtry o skończonej odpowiedzi impulsowej oraz schemat liftingu. Praca badawcza polegała na próbie porównania tych realizacji pod względem zajętości zasobów logicznych układów FPGA. W realizacjach wykorzystano cechy algorytmu, które umożliwiają optymalizację pod kątem zajętości układu.

EN

The results of implementation 9/7 wavelet transform was shown. Comparison of wavelet transform based on the finite response filters and lifting scheme was presented. The main consideration was the estimation of the differences between the occupied space of the FPGA device for different two-dimensional discrete wavelet transform implementation methods.

Słowa kluczowe

PL

dyskretna transformata falkowa; FPGA; lifting; filtry SOI

EN

discrete wavelet transform; FPGA; lifting; FIR filters

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
• Rocznik: 2009
• Tom: nr 12
• Strony: 2029--2034
• Opis fizyczny: Bibliogr. 9 poz., rys., tab.

Twórcy

autor

Tomaszewicz P.

autor

Staworko M.

autor

Rawski M.

autor

Łuba T.

• Instytut telekomunikacji, Politechnika Warszawska,

Bibliografia

• [1] Meyer-Baese U: Digital Signal Processing with Field Programmable GateArrays. Springer Verlag, Second Edition, Berlin 2004
• [2] Dipert B.: Counting on Gate Counts? Don't count on it, EDN Magazine, August 3,1998
• [3] Daubechies l., Sweldens W: Factoring wavelet transforms into lifting steps, J. Fourier Anal. Appl., 1998
• [4] Furtak M., Wołos B.: Implementacja sprzętowa dwuwymiarowej transformacji falkowej, praca magisterska, opiekun naukowy doc. dr inż. Bogdan Zbierzchowski, Politechnika Warszawska, 2009
• [5] Ishihara N., Abe K.: An Efficient 2-D DWT Architecture with Reduced MemoryAccesses for Low Energy Consumption, From Proceeding Circuits, Signals, and Systems (CSS 2006), November 2006
• [6] Luba T.: Programowalne uktady przetwarzania sygnałów i informacji, WNT, Warszawa, 2008
• [7] Luba T., Rawski M., Zbierzchowski B.: Układy logiczne -niewykorzystane szansę techniki cyfrowej dla telekomunikacj i teleinformatyki, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 8-9, 2008
• [8] Nowicka M., Tomaszewicz R, Zbierzchowski B.: Arytmetyka rozproszona w syntezie filtrów cyfrowych, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 1, 2006
• [9] Przelaskowski A.: Kompresja danych: podstawy, metody bezstratne, kodery obrazów (Data Compression: fundamentals, lossless conceptions, image coders), Wydawnictwo BTC , 2005.