Vision chips with pixel-parallel cellular processor arrays

• Autorzy: Dudek P.

Warianty tytułu

PL

Układy wizyjne z matrycami równoległych komórkowych procesorów pikseli

• Języki publikacji: EN

Abstrakty

EN

Vision chips are microelectronic devices which combine image sensing and processing on a single silicon die. In a way somewhat resembling the vertebrate retina these VLSI chips perform preliminary image processing directly on the sensory plane and are capable of very high processing speed at very low power consumption. This makes them particularly suitable for applications such as autonomous robots and other embedded machine vision sys-tems. This paper discusses the principles of using massively parallel fine-grain SIMD processor arrays for low-level image processing and reviews the design and implementation of vision chips developed at the University of Manchester, including the SCAMP-3 chip, which contains 16,384 processors. Application examples and experimental results are presented.

PL

Układy wizyjne są urządzeniami mikroelektronicznymi integrującymi układy detekcji obrazu z układami realizującymi jego przetwarzanie w jednym układzie scalonym: W sposób przypominający działanie siatkówki układy te realizują wstępne przetwarzanie obrazu bezpośrednio na płaszczyźnie detektora oraz są zdolne do działania z bar-dzo dużą wydajnością i charakteryzują się bardzo małym poborem mocy. To powoduje, że są niezwykle przydatne do aplikacji takich jak: roboty autonomiczne, systemy wbudowane z widzeniem maszynowym, itp. Ten artykuł opisuje zasady użycia masywnie-równoległego przetwarzania w matrycach procesorów SIMD typu fine-grain na wstępnych etapach przetwarzania obrazu oraz opisuje projekt i implementację układów wizyjnych wykonanych na Uniwersytecie Manchester, w szczególności artykuł opisuje układ SCAMP-3 zawierający 16384 procesorów. Dodatkowo przedstawione zostały przykłady zastosowań i wyniki pomiarów.

Słowa kluczowe

EN

pixel-parallel vision chips; fine-grain SIMD processor; SCAMP-3 chip; examples and experimental results

PL

układy wizyjne; układy detekcji obrazu; matryce procesorów SIMD typu fine-grain; zastosowanie; wyniki pomiarów

• Wydawca: Wydział Elektroniki, Telekomunikacji i Informatyki Politechniki Gdańskiej
• Czasopismo: Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
• Rocznik: 2007
• Tom: T. 12
• Strony: 75--82
• Opis fizyczny: Bibliogr. 10 poz., rys.

Twórcy

autor

Dudek P.

• School of Electrical and Electronic Engineering The University of Manchester PO Box 88, Manchester M60 1QD United Kingdom

Bibliografia

• [1] P. Dudek and P.J. Hicks, "A CMOS General-Purpose Sampled-Data Analogue Processing Element", IEEE Transactions on Circuits and Systems - II: Analog and Digital Signal Processing, vol. 47, no. 5, pp. 467-473, May 2000
• [2] P. Dudek and P.J. Hicks, "A General-Purpose Processor-per-Pixel Analog SIMD Vision Chip", IEEE Transactions on Circuits and Systems - I, vol. 52, no. 1, pp. 13-20, January 2005
• [3] P. Dudek, "A 39x48 General-Purpose Focal-Plane Processor Array Integrated Circuit", IEEE International Symposium on Circuits and Systems, ISCAS 2004, Vancouver, vol. V, pp.449-452, May 2004
• [4] P. Dudek and S.J. Carey, "A General-Purpose 128xl28 SIMD Processor Array with Integrated Image Sensor", Electronics Letters, vol. 42, no.12, pp. 678-679, June 2006
• [5] P. Dudek, "Accuracy and Efficiency of Grey-level Image Filtering on VLSI Cellular Processor Arrays", IEEE Workshop on Cellular Neural Networks and their Applications, CNNA 2004, Budapest, pp.123-128, Budapest, July 2004
• [6] D.R.W. Barr, S.J. Carey, A. Lopich and P. Dudek, A Control System for a Cellular Processor Array", IEEE International Workshop on Cellular Neural Networks and their Applications, CNNA 2006, pp.176-181, Istanbul, August 2006
• [7] P. Dudek and D.L. Vilarino, "A Cellular Active Contours Algorithm Based on Region Evolution", IEEE International Workshop on Cellular Neural Networks and their Applications, CNNA 2006, pp.269-274, Istanbul, August 2006
• [8] D.R.W. Barr, P. Dudek, J. Chambers and K. Gurney (accepted) IEEE International Joint Conference on Neural Networks, HCNN 2007.
• [9] Lopich and P. Dudek, "Architecture of a VLSI cellular processor array for synchronous/asynchronous image processing", IEEE International Symposium on Circuits and Systems, ISCAS 2006, pp.3618-3621, May 2006
• [10] P. Dudek, "An Asynchronous Cellular Logic Network for Trigger-Wave Image Processing on Fine-Grain Massively Parallel Arrays", IEEE Transactions on Circuits and Systems - II, vol. 53, no.5, pp. 354-358, May 2006