Comparison of software and hardware realization of AES cryptographic algorithm

• Autorzy: Wójcikowski M. , Pankiewicz B.

Warianty tytułu

PL

Porównanie programowej i sprzętowej realizacji algorytmu kryptograficznego AES

• Języki publikacji: EN

Abstrakty

EN

In this paper hardware and software realization of direct and inverse AES cryptographic algorithm is presented. Both implementations were made using the Virtex-II FPGA and were practically tested. As the criteria of comparison, the resource utilization, achieved performance and power dissipation were chosen. Hardware realization increases throughput of conversion about 190 times over software implementation and decreases the energy required to process one data packet about 80 times, while resource utilization is about five times greater.

PL

W artykule przedstawiono sprzętowe i programowe realizacje prostego i odwrotnego algorytmu AES. Wszystkie realizacje zostały przetestowane praktycznie na płytkach prototypowych z układami FPGA XILINX Virtex-II. Jako kryteria porównawcze poszczególnych realizacji użyto zajętość zasobów sprzętowych, traconą moc oraz uzyskaną wydajność. Uzyskano około 190 razy wyższą wydajność szyfrowania sprzętowego w stosunku do programowego oraz około 80 razy mniejsze zużycie energii niezbędne do przetworzenia pojedynczego słowa 128 bitowego. Zużycie zasobów w realizacji sprzętowej jest około pięciokrotnie większe niż w realizacji programowej.

Słowa kluczowe

EN

AES cryptographic algorithm; software approach; hardware approach; software and hardware realization

PL

algorytm kryptograficzny AES; realizacja sprzętowa; realizacja programowa

• Wydawca: Wydział Elektroniki, Telekomunikacji i Informatyki Politechniki Gdańskiej
• Czasopismo: Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
• Rocznik: 2007
• Tom: T. 14
• Strony: 589--592
• Opis fizyczny: Bibliogr. 9 poz., rys. , tab.

Twórcy

autor

Wójcikowski M.

autor

Pankiewicz B.

• Department of Microelectronic Systems, Gdańsk University of Technology

Bibliografia

• [1] Xi1inx Inc., htto://www.xilinx.com.
• [2] Altera Corporation, htto://www.altera.com.
• [3] M. Wójcikowski, B. Pankiewicz, "Hardware Cryptography Coprocessor for System on Chip Soft Processor", Proc. III Inf. Conf on Technologies/or Homeland Security and Safety TEHOSS 2005, Sep. 28-30, 2005, Gdańsk, Poland, pp. 235-238.
• [4] Federal Information Processing Standards Publication 197, Advanced Encryption Standard (AES), November 26, 2001, http://csrc.nist.gov/publications/fips/fips197/fips-197.pdf.
• [5] K. Jarvinen, M. Tommiska and J. Skytta, "Comparative survey of high-performance cryptographic algorithm implementations on FPGAs", IEE Proc. Inf. Secur., 2005,Volume: 152, p. 3- 12
• [6] Memec Group Holdings Limited, http://www.memec.com.
• [7] P. J. Erdelsky, Rijndael Algorithm, // http://www.cryptofile.com/riindael.php.
• [8] J. Zambreno, D. Nguyen, A. N. Choudhary, "Expioring Area/Delay Tradeoffs in an AES FPGA Implementation", 14th International Conference on Field Programmable Logic and Application, FPL 2004, Leuven, Belgium, 2004, pp.575-585.
• [9] N. Weaver, J. Wawrzynek, "High performance, compact AES implementations in Xilinx FPGAs", 27 September 2002, http://www.cs.berkeley.edu/nweaver/sfra/rijndael.pdf, June 2005.