PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Zastosowanie oprogramowania COMSIS do oceny dynamicznej odporności na zakłócenia cyfrowych układów kombinacyjnych

Identyfikatory
Warianty tytułu
EN
Evaluation of logic circiut dynamic noise immunity using COMSIS software
Języki publikacji
PL
Abstrakty
PL
Wyniki badania odporności układów cyfrowych na zakłócenie dynamiczne w istotny sposób zależą od parametrów sygnału stymulującego. Proponowana metodyka zakłada pobudzanie badanego układu sygnałem szumu białego o określonej szerokości pasma częstotliwości. Badania symulacyjne z modelem układu progowego oraz szybkiego komparatora z histerezą przeprowadzono w środowisku COMSIS. Uzyskane wyniki potwierdzają, że im węższe pasmo szumu pobudzającego badany układ, tym wyższy poziom widmowy mocy szumów jest wymagany do przełączenia stanu logicznego.
EN
Results of noise susceptibility measurement in digital circuits depend hardly on stimulus signal parameters. The method of dynamic noise immunity measurement and simulation using a white noise signal having assumed bandwidth bas been presented. The simulation models containing a threshold circuit and a fast comparator with hysteresis loop were prepared in COMSIS environment. The achieved results confirm that the narrower bandwidth of noise stimulus the higher level of noise power spectrum is necessary to switch the digital circuit under test.
Słowa kluczowe
Twórcy
autor
  • Katedra Metrologii i Systemów Elektronicznych, Politechnika Gdańska
autor
  • Instytut Łączności, Pracownia P-8 w Gdańsku
autor
  • Katedra Metrologii i Systemów Elektronicznych, Politechnika Gdańska
  • Katedra Metrologii i Systemów Elektronicznych, Politechnika Gdańska
Bibliografia
  • [1] Kołodziejski J.F., Spiralski L., Stolarski E.: Pomioty przyrządów półprzewodnikowych. WKiŁ, Warszawa 1990.
  • [2] Piasecki J., Spiralski L., Hasse L.: Pomiar dynamicznej odporności na zakłócenia układów cyfrowych z zastosowaniem wzorcowego sygnału szumowego. Krajowy Kongres Metrologii KKM'2001, Warszawa 24-27.06.2001, t. H, Sesja 7, s. 313-316.
  • [3] Piasecki J., Spiralski L., Hasse L.: Sposób badania odporności na zakłócenia dynamiczne układów cyfrowych. Zgłoszenia patentowe: P-344507 z dnia 06.12.2000 oraz P-352567 z dnia 01.03.2002.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BPG5-0012-0023
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.