Statystyczna analiza procesorów asynchronicznych

• Autorzy: Kałubowski W.

Warianty tytułu

EN

The statistical method for analysis of asynchronous processors

• Języki publikacji: PL

Abstrakty

PL

Zaprezentowano wady i zalety zarówno procesorów synchronicznych, jak i asynchronicznych. Przedstawiono model procesora asynchronicznego oraz omówiono statystyczną metodę analizy ich wydajności. Omówiono tworzenie procesu Semi-Markowa opisującego zachowanie się procesora asynchronicznego przetwarzającego instrukcje z danej ścieżki wykonania instrukcji (instruction trace). Na tej podstawie przedstawiono metody porównania różnego typu procesorów.

EN

Advantages and disadvantages of synchronous and asynchronous processors are presented. The model of asynchronous processor was discussed and the statistical method of performance analysis was shown. The base of analysis is a Semi-Markov process, which described a behavior of asynchronous processor. Statistical method allows a comparison of synchronous and asynchronous processors.

• Wydawca: Wydział Elektroniki, Telekomunikacji i Informatyki Politechniki Gdańskiej
• Czasopismo: Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
• Rocznik: 2004
• Tom: T. 5
• Strony: 799--806
• Opis fizyczny: Bibliogr. 6 poz., 1 rys., 2 tab.

Twórcy

autor

Kałubowski W.

• Instytut Elektroniki, Informatyki i Telekomunikacji, Politechnika Szczecińska

• Instytut Elektroniki, Informatyki i Telekomunikacji, Politechnika Szczecińska

Bibliografia

• [1] D.N. Noonburg, J.P. Shen A framework for statistical modeling of superscalar processor performance,
• [2] T.D. Diep, J.P. Shen, M. Phillip, EKPROLER: A Retargetable and visualsation-based traee driven simulator, Proc. Micro-26, str.225-235, 1993
• [3] D. Burger, T.M. Austin, The Simple Scalar Tol Set, Version 2.0,Computer Architecture News, 25(3): 13-25,1997
• [4] S.M. Burns, A.J. Martin, Performance analysis and optimization of asynchronous circuits, in Advanced Research in VLSI Conference, Santa Cruse, CA, March 1991
• [5] P. Endecott, S. Furber, Modelling and simulation of asynchronous systems using the LARD hardware description language.
• [6] M.Smelyanskiy, E.S. Davidson, D. Burger, Fast and accurate performance modeling of out-of-order issue processors