Diagnostyka układów elektronicznych z wykorzystaniem magistrali testujących

• Autorzy: Bartosiński B.

Warianty tytułu

EN

Diagnostics of electronic circuits using test busses

• Języki publikacji: PL

Abstrakty

PL

Przedstawiono przegląd magistral testujących przeznaczonych do diagnostyki układów elektronicznych: magistralę IEEE 1149.1 dla układów cyfrowych, magistralę IEEE 1149.4 dla układów mieszanych sygnałowo oraz magistralę IEEE 1149.6 dla układów cyfrowych sprzężonych pojemnościowo. Pokazano wyniki badań nad wykorzystaniem magistrali IEEE 1149.4 do pomiarów interkonektów typu RLC na pakietach układów elektronicznych. Do badań użyto wyposażonych w magistralę układów scalonych SCANSTA400. Pomiary przeprowadzano metodami proponowanymi w normie IEEE 1149.4, oraz nowoopracowanymi metodami zorientowanymi na testowanie magistralowe. Zaprezentowano metodykę pomiarów i uzyskane dokładności. Przedyskutowano zalety i wady poszczególnych magistral oraz perspektywy ich praktycznych zastosowań w zakresie testowania oraz programowania systemów wbudowanych opartych na mikrokontrolerach.

EN

The paper presents a survey of testing busses designed for electronic circuit diagnostics: the IEEE 1149.1 bus for digital circuits, the IEEE 1149.4 bus for mixed-signal circuits and the IEEE 1149.6 bus for AC coupled digital circuits. Results of tests are shown from the application of the IEEE 1149.4 bus in measurements of RLC interconnects in electronic printed circuit boards. The tests we re carried out with the use of integrated circuits SCANST A400 equipped with a bus. Measurements we re performed according to methods proposed in the IEEE 1149.4 standard and newly-developed methods oriented at bus testing. The measurement method and the obtained results are presented. The pros and cons of the testing busses and perspectives of their practical application in testing and programming of embedded systems based on microcontrollers are discussed.

Słowa kluczowe

PL

magistrale testujące; diagnostyka układów elektronicznych

• Wydawca: Wydział Elektroniki, Telekomunikacji i Informatyki Politechniki Gdańskiej
• Czasopismo: Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
• Rocznik: 2008
• Tom: T. 16
• Strony: 489--494
• Opis fizyczny: Bibliogr. 6 poz., rys., tab.

Twórcy

autor

Bartosiński B.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki, Katedra Optoelektroniki i Systemów Elektronicznych

Bibliografia

• [1] IEEE Std 1149.1-2001 Standard Test Access Port and Boundary-Scan Architecture, IEEE, 2001.
• [2] Bemke I., Bartosiński B.: Stanowisko laboratoryjne do testowania układów cyfrowych wyposażonych w magistralę IEEE 1149.1 W.: Proc. Joint IMEKO TC-1 & XXXIV MKM Conference 2002. Wrocław, 8-12 września 2002, vol. 2, s.309-316.
• [3] IEEE Std 1149.4-1999 Standard for a Mixed-Signal Test Bus; IEEE, 1999.
• [4] Bartosiński B.: Measurements of passive components using of an IEEE 1149.4 mixed-signal test bus. W: Proc. of the 14th IMEKO TC-4 International Symposium on New Technologies in Measurement and Instrumentation and 10th Workshop on ADC Modelling and Testing: 12-15 September 2005, Gdynia/Jurata, vol. 1, pp. 210-215.
• [5] IEEE Std 1149.6-2003, Standard for Boundary-Scan Testing of Advanced Digital Networks, IEEE, 2003.
• [6] Bennetts R. G.: What Problems Can Boundary Scan Salve? EE-Evaluation Engineering, Nelson Publishing Inc, 2007.