Heterogeniczna realizacja algorytmu AES w układzie SoC FPSLIC z zastosowaniem technik projektowania sprzętowo-programowego

• Autorzy: Dembek L. , Strachacki M.

Warianty tytułu

EN

Heterogeneous implementation of AES algorithm in SoC FPSLIC chip using hardware-software co-design methodology

• Języki publikacji: PL

Abstrakty

PL

W pracy przedstawiono realizację algorytmu AES w układzie SoC FPSLIC. Opisano szczegóły implementacji sprzętowej i programowej podstawowych modułów algorytmu. Wskazano możliwość przetwarzania równoległego z wykorzystaniem wbudowanego procesora RISC AVR i konfigurowalnej logiki FPGA. Wykazano, że projektowanie systemów heterogenicznych wymaga stosowania specjalnych technik, dzięki którym jest możliwe spełnienie postawionych założeń. W niniejszej pracy opisano użytą metodologię projektowania sprzętowo-programowego. Podkreślono znaczenie procesu podziału funkcjonalności na moduły programowe i sprzętowe. Przedstawiono uzyskane rozwiązania i przeprowadzono dyskusję osiągniętych wyników. Dokonano także porównania z wynikami dostępnymi w literaturze.

EN

This paper presents the implementation of the AES algorithm in the FPSLIC chip. A detailed description of the hardware and software implementation of the AES basic modules bas been provided. The possibility of parallel processing using the embedded RISC AVR processor and FPGA configurable logic has been discussed. The paper provides proof that through the use of the described special techniques meeting the design goals is possible. The paper describes the applied hardware and software design methodology and highlights the importance of partitioning the functionality into hardware and software modules. A final solution is presented and the results are discussed in detail, including a comparison to other published results.

• Wydawca: Wydział Elektroniki, Telekomunikacji i Informatyki Politechniki Gdańskiej
• Czasopismo: Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
• Rocznik: 2005
• Tom: T. 8
• Strony: 787--794
• Opis fizyczny: Bibliogr. 6 poz., 4 rys., 2 tab.

Twórcy

autor

Dembek L.

• Katedra Systemów Mikroelektronicznych, Wydział ETI, Politechnika Gdańska

autor

Strachacki M.

• Katedra Systemów Mikroelektronicznych, Wydział ETI, Politechnika Gdańska

• Katedra Systemów Mikroelektronicznych, Wydział ETI, Politechnika Gdańska

Bibliografia

• [1] Dembek L.: Zastosowanie technik hardware-software codesign w implementacji algorytmu kryptograficznego AES w układzie FPSLIC, Praca dyplomowa WETI PG, październik 2003.
• [2] Skowroński K.: Zastosowanie metod hardware software codesign w projektowaniu systemów cyfrowych, Praca dyplomowa WETI PG, sierpień 2001.
• [3] Niemann R.: Hardware/Software Co-Design for Data Flow Dominated Embedded Systems, Kluwer Academic Publishers, 1998, Boston, ISBN 0-7923-8299-4.
• [4] Atmel Corp.: AT94K Series Field Programmable System Level Integrated Circuit, Atmel Corporation, 2001.
• [5] Daemen J. Rijmen V.: The Rijndael Block Cipher, First AES Conference, August 1998, Ventura, California.
• [6] Strachacki M.: Realizacja algorytmów szyfrowania symetrycznego w układach FPGA Xilinx Virtex II. W: Materiały VI Krajowej Konferencji Naukowej Reprogramowalne Układy Cyfrowe RUC’2003, 8-9 maja 2003, Szczecin, str. 171-179.