Badania symulacyjne dynamicznej odporności na zakłócenia układów cyfrowych

• Autorzy: Hasse L. , Piasecki J.

Warianty tytułu

EN

Simulation analysis of dynamic noise immunity of digital circuits

• Konferencja: Zastosowanie komputerów w nauce i technice 2003. Cykl seminariów zorganizowanych przez Oddział Gdański PTETiS (13 ; 2003 ; Gdańsk, Polska)
• Języki publikacji: PL

Abstrakty

PL

Przedstawiono metodę pomiaru dynamicznej odporności na zakłócenia układów cyfrowych z zastosowaniem wzorcowego sygnału szumowego. Modyfikacja metody polega na dodatkowym ograniczeniu szerokości pasma stymulującego sygnału szumowego. Przeprowadzono badania symulacyjne z wykorzystaniem kilku modeli badanego układu cyfrowego, w tym modelu detektora progowego oraz szybkiego komparatora z histerezą, mające na celu określanie odporności na zakłócenia układów logicznych z zastosowaniem szumu gaussowskiego jako sygnału stymulującego o różnej szerokości pasma. Uzyskane wyniki potwierdziły tezę, że im węższe jest zadane pasmo sygnału szumowego, tym wyższy poziom mocy widmowej jest niezbędny do zakłócającej zmiany stanu logicznego. Jeśli szerokość pasma szumu jest znaczna, wówczas poziom gęstości widmowej mocy, niezbędny do zmiany stanu badanego układu, jest relatywnie niski.

EN

The method of dynamic noise immunity measurement of digital circuits using a standard noise signal has been presented. The modification of the method rely on the additional bandwidth limitation of the stimulus noise signal. The simulations have been carried out using several models of tested digital devices including the threshold detector and the fast comparator with histeresis models aimed on noise immunity of digital circuits investigation with the application of Gaussian noise with different bandwidth as a stimuli. The achieved results confirmed the thesis that the narrower assigned bandwidth of the stimulating noise signal the higher power spectral density level is necessary to change the logic level of the device. For the considerable white noise bandwidth the level of noise power spectral density required for changing of logic state is relatively low.

• Wydawca: Wydział Elektrotechniki i Automatyki Politechniki Gdańskiej
• Czasopismo: Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
• Rocznik: 2003
• Tom: Nr 19
• Strony: 41--47
• Opis fizyczny: Bibliogr. 4 poz., 7 rys., 1 tab.

Twórcy

autor

Hasse L.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki tel: + 58 3471884, fax: [phone]

autor

Piasecki J.

• Instytut Łączności, Pracownia P-8 w Gdańsku tel. [phone], fax. [phone]

Bibliografia

• 1. Piasecki J., Spiralski L., Hasse L.: Sposób badania odporności na zakłócenia dynamiczne elektronicznych układów cyfrowych. Zgłoszenia patentowe: P.344507 (z dnia 13.12.2000 r.) oraz P.352567 (z dnia 1.03.2002 r.).
• 2. COMSIS 7.0. User's Guide, vol. 1 - 3, IPSIS, France, 1998, with Complement to User's Guide Models Integrated in Version 8.6, 2001.
• 3. Golumbeanu V., Svasta P., Codreanu N. D.: The noise immunity of the digital circuits", Proc. 19th ISSE, 1996, Gad, Hungary, s. 114-119.
• 4. Law Voltage CMOS Logic Data Book", Texas Instruments, 1997, s. 7.31-7.34.