Algorytmiczne metody redukcji poboru mocy w układach CMOS

• Autorzy: Szcześniak W. , Szcześniak P.

Warianty tytułu

EN

Algorithmic methods of the power consumption reduction in the CMOS circuits

• Konferencja: Zastosowanie komputerów w nauce i technice 2002. Cykl seminariów zorganizowanych przez Oddział Gdański PTETiS (12 ; 2002 ; Gdańsk, Polska)
• Języki publikacji: PL

Abstrakty

PL

W pracy przedstawiono wybrane możliwości zredukowania poboru mocy układów CMOS z wykorzystaniem dwóch algorytmów szeregowania zadań w procesie syntezy wysokiego poziomu układów cyfrowych. Zaprezentowano dwa opracowane algorytmy MAREL i UNILO, dla których utworzono odpowiednie programy pozwalające uzyskać redukcję mocy projektowanych układów CMOS. Przeprowadzone badania testowe przy pomocy standardowych benchmarków ISCAS'85 i ISCAS'89, wskazują na znaczną redukcję mocy (do ok.50% - przy pominięciu mocy pobieranej przez układy konwersji napięć) bez pogarszania przepustowości systemu i zwiększania jego czasu przetwarzania.

EN

In this work the chosen methods of reducing the power consumption of CMOS circuits, using two scheduling algorithms in the high level synthesis of the integrated circuits, are shown. For the two developed algorithms: MAREL and UNILO, which are presented, the proper computer programs that let us practically obtain the power consumption reduction of the designed CMOS circuits were created. The tests that were carried out using the standard ISCAS'85 and ISCAS'89 benchmarks show the significant reduction (about 50%) of the power consumption without deteriorating the system processing time.

• Wydawca: Wydział Elektrotechniki i Automatyki Politechniki Gdańskiej
• Czasopismo: Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
• Rocznik: 2002
• Tom: Nr 18
• Strony: 201--206
• Opis fizyczny: Bibliogr. 7 poz., 1 rys.

Twórcy

autor

Szcześniak W.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki tel: [phone] fax: [phone]

autor

Szcześniak P.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki tel: [phone] fax: [phone]

Bibliografia

• [1] Burd T. D. and Brodersen R. W.: Energy Efficient Microprocessor Design, Kluwer Academic Publishers 2002.
• [2] Kozieł S. and Szczęśniak W.: Application of Adaptive Evolutionary Algorithm for Low Power Design of CMOS Digital Circuits. ICECS’2002, Dubrovnik.
• [3] Roy K., Prasad S.: Low-Power CMOS VLSI Circuit Design, John Wiley & Sons 2000.
• [4] Simunic T., Benini L., De Micheli G.: Energy-efficient design of battery-powered embedded systems. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, T. 9, Wyd. 1, Feb. 2000, s. 15 - 28.
• [5] Szczęśniak P. i Szczęśniak W.: Instrukcje użytkowe programów MAREL i UNILO do redukcji poboru mocy układów VLSI CMOS. Raport Politechniki Gdańskiej, Nr 20/2002, Gdańsk 2002.
• [6] Szczęśniak W., Voss B., Theisen M., Becker J., Glesner M.: Influence of High – Level Synthesis on Average and Peak Temperatures of CMOS Circuits. Microelectronics Journal, 2001, T. 32, s. 855-862.
• [7] Szczęśniak W.: Algorytmiczno - układowa redukcja poboru mocy w układach VLSI CMOS. Materiały I Krajowej Konferencji Elektroniki KKE'2002, 10-12.06.2002, Kołobrzeg-Dźwirzyno, s. 831 - 836.