Zastosowanie programu SCA w badaniu zakłóceń sprzężenia podłożowego w układach scalonych CMOS

• Autorzy: Solecki M.

Warianty tytułu

EN

Investigations of substrate coupling noise in CMOS integrated circuits using the SCA software

• Konferencja: Zastosowanie komputerów w nauce i technice 2002. Cykl seminariów zorganizowanych przez Oddział Gdański PTETiS (12 ; 2002 ; Gdańsk, Polska)
• Języki publikacji: PL

Abstrakty

PL

Artykuł dotyczy modelowania i badania sprzężenia podłożowego w układach scalonych CM OS. W pracy przedstawiono charakterystykę programu SCA (Substrate Coupling Analysis), który służy do generowania impedancyjnego (RC) modelu podłoża układu scalonego na podstawie danych topografii układu oraz parametrów technologii. Format danych wejściowych oraz model podłoża zaprezentowano na przykładzie układu inwertera CMOS. Przedstawiono również wyniki symulacji mieszanego układu scalonego w którym część cyfrową stanowi dzielnik częstotliwości a analogową źródło prądowe. Praca adresowana jest do wszystkich, którzy zajmują się tematyką zjawisk pasożytniczych '" systemach elektronicznych.

EN

The main subject of this paper is a problem of modeling of a substrate coupling in CMOS Integrated Circuits. Capabilities of the latest version (4.4.6) of the SCA (Substrate Coupling Analysis) software are presented along with an example of the CMOS inverter design. The input data format for the SCA is described in detail. SCA generates a substrate model for the designed circuit using the Green function method. This method performs IC substrate discretization basing on the geometric layout of the circuit and technology parameters specific for the given process. SCA extracts both resistive and capacitive couplings inside the substrate. After including the substrate model in the simulation process. it is possible to observe substrate coupling effects in the designed circuit. An example of mixed-signal design is presented to show an injurious influence of the substrate coupling. This example is a digital frequency divider with an analog current source. In addition, attention is drawn to guarding rings and their effectiveness is shown.

• Wydawca: Wydział Elektrotechniki i Automatyki Politechniki Gdańskiej
• Czasopismo: Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
• Rocznik: 2002
• Tom: Nr 18
• Strony: 173--180
• Opis fizyczny: Bibliogr. 5 poz., 8 rys.

Twórcy

autor

Solecki M.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki Zakład Układów Elektronicznych tel: [phone] fax: [phone]

Bibliografia

• 1. Gharpurey R.: Modeling and Analysis of Substrate Couplingu in Integrated Circuits, rozprawa doktorska. Uniwersytet Kalifornijski w Berkeley, 1995.
• 2. Zhao J., Dai W., Kapur S., and Long D.: Efficient three-dimensional extraction based on .static and full-wave layered green's functions, Design and Automation Conference, San Fracisco 1998, pp.224-229.
• 3. Niknejad A., Gharpurey R., and Meyer R.: Numerically Stable Green Function for Modeling and Analysis of Substrate Coupling in Integrated Circuits, IEEE Transactions onComputer Aided-Design of Integrated Circuits, vol. 17, April 1998, pp. 305-315.
• 4. 0.8pm CMOS Process Parameters, Document 9933006, AMS, Austria. 1999.
• 5. Substrate System Analysis User Guide, Product Version 4.4.6. Cadence Design System, San Jose, California, USA, April 2001.