Zastosowanie pakietów Alliance i Magic w projektowaniu topografii cyfrowych układów scalonych CMOS

• Autorzy: Solecki M. , Pankiewicz B. , Felendzer Z.

Warianty tytułu

EN

Use of Alliance and Magic systems in layout design process of digital CMOS integrated circuits

• Konferencja: Zastosowanie komputerów w nauce i technice 2001. Cykl seminariów zorganizowanych przez Oddział Gdański PTETiS (11 ; 2001 ; Gdańsk, Polska)
• Języki publikacji: PL

Abstrakty

EN

The main subject of this paper are issues of layout design of digital Integrated Circuits using VHDL language and the Alliance tool. We present how a designer may automatically generate a layout of his circuits starting with a file containing a VHDL-code. The 16-bit sumator is shown as an example of students project exercise. Moreover, we discuss differences between the Standard Cell structure and manually designed layouts.

• Wydawca: Wydział Elektrotechniki i Automatyki Politechniki Gdańskiej
• Czasopismo: Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
• Rocznik: 2001
• Tom: Nr 17
• Strony: 213--218
• Opis fizyczny: Bibliogr. 2 poz., 2 rys.

Twórcy

autor

Solecki M.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki Zakład Układów Elektronicznych teł: [phone] fax: [phone]

autor

Pankiewicz B.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki Zakład Układów Elektronicznych teł: [phone] fax: [phone]

autor

Felendzer Z.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki Zakład Układów Elektronicznych teł: [phone] fax: [phone]

Bibliografia

• 1. Ott D.E., Wilderotter T.J.. A Designer’s Guide to VHDL Synthesis. Wydawnictwo Kluwer
• 2. Alliance Users Guide