Projektowanie topografii cyfrowych i analogowych układów scalonych CMOS z wykorzystaniem pakietu Magic

• Autorzy: Solecki M. , Felendzer Z.

Warianty tytułu

EN

Layout design process of digital and analog CMOS integrated circuits using Magic system

• Konferencja: Zastosowanie komputerów w nauce i technice 2001. Cykl seminariów zorganizowanych przez Oddział Gdański PTETiS (11 ; 2001 ; Gdańsk, Polska)
• Języki publikacji: PL

Abstrakty

PL

Przedmiot artykułu stanowią zagadnienia związane z projektowaniem topografii cyfrowych i analogowych układów scalonych CMOS. W pracy przedstawiono charakterystykę pakietu Magic, przy pomocy którego studenci wyższych lat studiów, na Wydziale ETI Politechniki Gdańskiej, projektują - w ramach laboratorium oraz prac dyplomowych - fragmenty topografii układów scalonych, zarówno cyfrowych (bramki, przerzutniki, układy kombinacyjne) jak i analogowych (np. wzmacniacze transkonduktancyjne, filtry aktywne). Szczegółowo omówiono te etapy procesu projektowania, które wykonują studenci, tzn. wstępną symulację komputerową projektu, tworzenie topografii, ekstrakcję oraz analizę post-layoutową. Zaprezentowano przykłady projektów topografii układów scalonych o różnej skali integracji wraz z wynikami ich symulacji. Zagadnienia laboratoryjne zostały przedstawione w odniesieniu do całego procesu projektowania układów scalonych w stylu full custom.

EN

The subject of this paper are issues of layout design of CMOS Integrated Circuits. Ali of stages of the full-custom ICs design procedure are described in detail. Capabilities of the Magic layout editor are presented along with same examples of layouts designed with this tool. This paper indicates same experiences gained at the Department of Electronic Circuits where students have a chance to become familiar with the Integrated Circuits design process for a last few years.

• Wydawca: Wydział Elektrotechniki i Automatyki Politechniki Gdańskiej
• Czasopismo: Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
• Rocznik: 2001
• Tom: Nr 17
• Strony: 205--212
• Opis fizyczny: Bibliogr. 2 poz., 6 rys.

Twórcy

autor

Solecki M.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki Zakład Układów Elektronicznych tel: [phone] fax: [phone]

autor

Felendzer Z.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki Zakład Układów Elektronicznych tel: [phone] fax: [phone]

Bibliografia

• 1. Solecki M. : Projektowanie analogowych filtrów CMOS OTA-C czasu ciągłego w strukturach trybu napięciowego i prądowego (praca magisterska), Gdańsk 1997.
• 2. Magic Technology Manual for MOSIS Scalable CMOS, 1990.