Finite state machines power dissipation classification

• Autorzy: Grześ T.

Warianty tytułu

PL

Klasyfikacja poboru mocy automatów skończonych

• Języki publikacji: EN

Abstrakty

EN

Reduction of the power consumption of digital system can be obtained in many ways. Integrated circuits fabricated in CMOS technology consume power when the state of the output of logic element (gate or ?ip-?op) changes into opposite. Therefore minimizing the number of such changes lead to a reduction of the power consumption. In this paper is presented research of dependence the power dissipation infinite state machines (FSMs) on both probabilities of ones on input lines and probabilities of changes in the input value. The classification scheme for graphs obtained for those dependencies is also proposed. This classification can be used for testing the results of the power reduction process as well as testing the behavior of finite state machine while changing the statistical properties of input signals. Proposed classification can also be used for developing new methods and algorithms of reducing the power dissipation infinite state machines.

PL

Zmniejszenie zużycia energii układu cyfrowego można uzyskać na wiele sposobów. Układy scalone wykonane w technologii CMOS zużywają moc, gdy stan na wyjściu elementu logicznego (bramki lub przerzutnika) zmienia się na przeciwny. Dlatego ´ zmniejszenie liczby takich zmian prowadzi do zmniejszenia zużycia energii. W niniejszym artykule zaprezentowano badania zależności mocy pobieranej przez automat sko ńczony od prawdopodobieństw występowania jedynek logicznych na liniach wejściowych i prawdopodobieństwa zmiany wartości na liniach wejściowych. Zaproponowano również klasyfikację wykresów uzyskanych dla wymienionych zależności. Klasyfikacja ta może być zastosowana do oceny wyników procesu redukcji energii oraz sprawdzenia zachowania automatu skończonego przy zmianie właściwo ści statystycznych sygnałów wejściowych. Zaproponowana klasyfikacja może być również użyta do stworzenia nowych metod i algorytmów zmniejszenia poboru mocy w automatach skończonych.

Słowa kluczowe

EN

power dissipation; FSM; power classification

PL

moc w automatach skończonych; automat skończony; klasyfikacja mocy

• Wydawca: Oficyna Wydawnicza Politechniki Białostockiej
• Czasopismo: Zeszyty Naukowe Politechniki Białostockiej. Informatyka
• Rocznik: 2012
• Tom: Z. 9
• Strony: 31--44
• Opis fizyczny: Bibliogr. 14 poz., rys., wykr.

Twórcy

autor

Grześ T.

• Bialystok University of Technology, Faculty of Computer Science, Białystok, Poland

Bibliografia

• [1] S. Yang, Logic Synthesis and Optimization Benchmarks User Guide:Version 3.0, "Technical Report", Microelectronics Center of North Carolina, 1991, 43 p.
• [2] L. Benini, G. De Micheli, State Assignment for Low Power Dissipation, IEEE Journal on Solid-state Circuits, Vol. 30, No. 3 (1995), pp. 259-268.
• [3] C.-Y. Tsui, J. Monteiro, M. Pedram, S. Devadas, A.M. Despain, B. Lin, Power Estimation Methods for Sequential Logic Circuits, IEEE Transactions on VLSI Systems, Vol. 3, No. 3 (1995), pp. 404-416.
• [4] M. Pedram, Power simulation and estimation in VLSI circuits, "The VLSI Handbook". Edited by W-K. Chen, The CRC Press and the IEEE Press, 1999.
• [5] S. Chattopadhyay, Low Power State Assignment and Flipflop Selection for Finite State Machine Synthesis – a Genetic Algorithmic Approach, IEE Proceedings – Computers and Digital Techniques, Vol-ume: 148, Issue: 45, 2001, pp. 147-151.
• [6] A. Tiwari, K.A. Tomko, Saving Power by Mapping Finite-state Machines into Embedded Memory Blocks in FPGAs, Proceedings of Design, Automation and Test in Europe Conference and Exhibition, 16-20 Feb. 2004, Vol. 2, pp. 916-921.
• [7] V. Salauyou, T. Grzes, Obliczanie mocy układów sekwencyjnych, "Elektronika" nr 4 (2005), str. 25-27.
• [8] V. Salauyou, T. Grzes, Classification of dependence of power dissipated by sequential circuit on input signal parameters, „Image analysis, computer graphics, security systems and artificial intelligence applications”, Wyższa Szkoła Finansów i Zarządzania, Białystok 2005, pp. 139-149.
• [9] W.-T. Shiue, Novel State Minimization and State Assignment in Finite State Machine Design for Low-power Portable Devices, Integration, the VLSI Journal, Volume 38, Issue 4 (April 2005), pp. 549-570.
• [10] Y. Xia, X. Ye, L. Wang, W. Tao, A. Almaini, A Uniform Framework of Low Power FSM Partition Approach, International Conference on Communications, Circuits and Systems Proceedings, Guilin, 25-28 June 2006, Volume 4, p. 2642-2647.
• [11] V. Salauyou, T. Grzes, Zavisimost’ potreblâemoj mošnosti konecnyh avtomatov ot veroâtnosti izmeneniâ vhodnyh signalov, 6. meždunarodnaâ konferenciâ CAD DD’2007, Minsk, 14-15 noâbrâ 2007 g., str. 282-300.
• [12] V. Salauyou, T. Grzes, FSM State Assignment Methods for Low-power Design, Proceedings of 6th International Conference on Computer Information Systems and Industrial Management Applications: CISIM’2007, Ełk, June 28-30, IEEE Computer Society, Los Alamitos 2007, pp. 345-348.
• [13] T. Grzes, V. Salauyou, I. Bulatava, Power estimation methods in digital circuit design, Optoelectronics, Instrumentation and Data Processing, 2009, V. 45, No. 6, pp. 576-583.
• [14] T. Grzes, V. Salauyou, I. Bulatava, Algorithms of coding the internal states of finite-state machine focused on the reduced power consumption, Radioelectronics and Communications Systems, 2010, V. 53, No. 5, pp. 265-273.