Wykorzystanie systemu wieloprocesorowego w kryptografii symetrycznej w układzie FPGA

• Autorzy: Dąbal P. , Pełka R.

Warianty tytułu

EN

Application of a multiprocessor system for the FPGA based symmetric-key cryptography

• Języki publikacji: PL

Abstrakty

PL

Zaprezentowano algorytm przygotowania systemu wieloprocesorowego oparty na procesach programowych (softcore) PicoBlaze i MicroBlaze, przeznaczony do wykonywania blokowych algorytmów kryptograficznych. Szczególna uwaga została zwrócona na sposób komunikacji między procesorami. Dokonano weryfikacji, porównania złożoności logicznej oraz wymaganego czasu na stworzenie zaprezentowanych systemów. Zaproponowane rozwiązania wykorzystane zostało do realizacji obliczeń zorganizowanych w potok, które rozbite na elementarne podprogramy wykonywane były przez poszczególne procesory. Przedstawiona została zmodyfikowana architektura mikroprocesora PicoBlaze umożliwiająca ustalenie rozmiaru pamięci programu, RAM oraz stosu.

EN

Presented is a multiprocessor system preparation algorithm based on PicoBlaze and MicroBlaze soft processors, destined to making out the cryptographic block algorithms. Special attention is paid to the problem of an interprocessor communication. Made is verification and comparison of a logie complexity as well as the time needed to create the presented systems. Proposed solutions were used for realization of flow calculations which divided into elementary subprograms were carried out by individual processors. Presented is a modified architecture of a PicoBlaze microprocessor enabling size determination of a program memory, RAM and stack.

Słowa kluczowe

PL

kryptografia; FPGA; system wieloprocesorowy

EN

cryptography; FPGA; multiprocessing system

• Wydawca: Oficyna Wydawnicza Energia [Stowarzyszenie Elektryków Polskich - COSiW]
• Czasopismo: Spektrum
• Rocznik: 2010
• Tom: nr 5
• Strony: V--XI
• Opis fizyczny: Bibliogr. 14 poz., il., tab.

Twórcy

autor

Dąbal P.

autor

Pełka R.

• Wojskowa Akademia Techniczna, Wydział Elektroniki, Instytut Telekomunikacji

Bibliografia

• [1] Dąbal R, Petka R.: Implementacja algorytmu szyfrującego AES-128 w układzie FPGA Spartan 3E z procesorami Pico-Blaze; PAK 2008, Sierpień 2008
• [2] Daemen J., Rijmen V.: The Design of Rijndael, AES - The Advanced Encryption Standard, Springer-Verlag, 2002
• [3] Rijmen V.: Effcient Implementation of the Rijndael S-box
• [4] Gladman B.: A Specification for Rijndael, the AES Algorithm; September 2003
• [5] Xilinx Inc.: UG 129 - PicoBlaze 8-bit EmbeddedMicrocontroller User Guide, June 2008
• [6] Xilinx Inc.: UG 081 - MicroBlaze Processor Reference Guide, January 2008
• [7] Xilinx Inc.: Fast Simplex Link (FSL) Bus (v2.11a) Data Sheet, July 2007
• [8] Xilinx Inc.: WP 262 - Designing Multiprocessor Systems in Platform Studio, November 2007
• [9] Xilinx Inc.: XAPP 996 - Dual Processor Reference Design Suitę, Oclober 2008
• [10] Avnet Inc.: Xilinx® Virtex™-5 FXT Evaluation Kit User Guide, May 2008
• [11] Gonzalez I., Gomez-Arribas F.J.: Ciphering algorithms in Mi-croBlaze-based embeddedsystems, IEE Proc.-Comput. Digit. Tech., Vol. 153, No. 2, March 2006, pp. 87-92
• [12] Hodjat A., Verbauwhede l.: Interfacing a high speed crypto ac-celerator to an embedded CPU; Signals, Systems and Com-puters, 2004. Conference Record of the Thirty-Eighth Asilomar Conference on Volume 1, Issue , 7-10 Nov. 2004 Page(s): 488 -492 Vol.1
• [13] Good T., Benaissa M.: Very Smali FPGA Application-Specific Instruction Processor for AES; Circuits and Systems l: Regular Papers, IEEE Transactions on Volume 53, Issue 7, July 2006 Page(s): 1477-1486
• [14] Xilinx: DS 100 - Virtex-5 Family Overview; February 2009