Synteza układów kombinacyjnych na jednym uniwersalnym układzie PAL z wykorzystaniem montażowego łączenia wyjść

• Autorzy: Solov'ev V. , Klimowicz A.

Warianty tytułu

EN

Synthesis of combinatorial logic on single PAL device using wired-or method of PAL outputs joining

• Języki publikacji: PL

Abstrakty

PL

W artykule został opisany algorytm syntezy układów kombinacyjnych z łączeniem montażowym wyjść, dopuszczający użycie tylko jednego uniwersalnego układu PAL, a także jego modyfikacje pozwalające zastosować ten algorytm do syntezy na jednym "klasycznym" układzie PAL oraz do syntezy na jednym bloku funkcjonalnym złożonego układu programowalnego. Algorytm wykorzystuje właściwości architektury współczesnych uniwersalnych układów PAL, takie jak różna liczba linii iloczynów podłączona do jednej makrokomórki i możliwość wyboru polaryzacji sygnału wyjściowego. Określono też warunki realizacji systemu funkcji boolowskich przy pomocy tego algorytmu. Wyniki działania algorytmu porównano z innymi znanymi metodami oraz z wynikami uzyskanymi za pomocą systemu MAX+Plus II.

EN

This article contains a description of an algorithm of synthesis of combinatorial logic schemes, which uses wired-OR method of joining outputs, limited to use only one universal PAL device and some modifications, which allow to use this algorithm to synthesis on single "classic" PAL device and one functional block of complex programmable device. This algorithm uses features of modern universal PAL devices, such as different number of terms connected to single macrocell and possibility of selection of output signal polarity. Conditions allowing to realize boolean function system using this algorithm are described. Work results are compared

Słowa kluczowe

PL

synteza logiczna; układy kombinacyjne

EN

logic synthesis; combinatorial logic

• Wydawca: Oficyna Wydawnicza Politechniki Białostockiej
• Czasopismo: Zeszyty Naukowe Politechniki Białostockiej. Informatyka
• Rocznik: 2002
• Tom: Z.1
• Strony: 219--233
• Opis fizyczny: Bibliogr. 15 poz., tab.

Twórcy

autor

Solov'ev V.

• Politechnika Białostocka, Katedra Systemów Komputerowych, ul. Wiejska 45 A, 15-351 Białystok

autor

Klimowicz A.

• Politechnika Białostocka, Katedra Systemów Komputerowych, ul. Wiejska 45 A, 15-351 Białystok

Bibliografia

• [1] Brayton R.K., McMullen C.: Decomposition and factorization of Boolean expressions, In The Proc. Of the Int. Symposium on Circuits and Systems (ISCAS-82), April 1982, pp. 49-55.
• [2] Brayton R.K.: Factoring Logic Functions; IBM Journal of Research and Development. Vol. 31, No. 2, March 1987, pp. 187-198.
• [3] Brzozowski J.A., Łuba T.: Decomposition of Boolean Functions Specified by Cubes. — Part 1: Theory of Serial Decomposition Using Blankets; Research Report CS-97-01, University of Waterloo, Canada, 1997, REVISED, October 1998.
• [4] Łuba T. Multi-Level Logic Synthesis Based on Decomposition; Microprocesors and Microsystems — 1994, Vol. 18, a 8, p. 429-437.
• [5] Rawski M., Nowicka M., Łuba T.: Algorytm dekompozycji nierozłącznej w odwzorowaniu technologicznym dla układów FPGA; Materiały I Krajowej Konferencji Naukowej — Reprogramowalne Układy Cyfrowe, Szczecin, 12-13 marca 1998, s. 83-89.
• [6] Kania D.: Wybór sposobu realizacji wielowyjściowych funkcji logicznych w strukturach CPLD typu PAL; Materiały III Krajowej Konferencji Naukowej — Reprogramowalne Układy Cyfrowe, Szczecin, 10-11 kwietnia 2000, s. 89-96.
• [7] Kania D.: Kealizacja układów kombinacyjnych w strukturach MACH; Kwartalnik Elektroniki i Telekomunikacji, 2001, 47, z. I, s. 65-74.
• [8] Brayton R.K., Hatchel G.D., McMullen C.T., Sangiovanni-Vincentelli A.L.: Logic minimization algorithms for VLSI synthesis; Kluwer Academic Publisher, Boston 1984
• [9] Yang S.: Logic Synthesis and Optimization Benchmarks User Guide; Microelectronics Center of North Carolina, Research Triangle Park, NC, 1991
• [10] Micheli G.: Synteza i optymalizacja układów cyfrowych; WNT, 1998.
• [11] McCluskey E.: Minimization of Boolean Functions; The Bell System Technical Journal, November 1956, Vol 35, pp. 1417-1444.
• [12] Quine W.: The Problem of Simplifying Truth Functions; American Mathematica! Monthly, 1952, Vol. 59, pp. 521-531.
• [13] Sołowiew W., Bułatowa I.: Synteza jednopoziomowych układów kombinacyjnych na PLD; Materiały III Krajowej Konferencji Naukowej — Reprogramowalne Układy Cyfrowe, Szczecin, 10-11 kwietnia 2000, s. 39-45.
• [14] Sołowiew W.: Projektowanie systemów cyfrowych na bazie programowalnych układów logicznych; Wyd. „Gorąca Linia — Telekom”, Moskwa, 2001.
• [15] Atera Corp.: Data Book. San Jose, CA, 1996