Naprężenia własne w monokrystalicznych płytkach krzemowych i ich wpływ na generację defektów krystalograficznych.

• Autorzy: Piotrowski T.

Warianty tytułu

EN

Intrinsic stresses in Czochralski silicon wafers and their influence on crystallographic defects generation.

• Konferencja: IV Ogólnopolska Konferencja Naukowa 'Obróbka powierzchniowa', 5-8 października 1999 r., Kule k/Częstochowy
• Języki publikacji: PL

Abstrakty

PL

Badano rozkłady naprężeń własnych i rozkłady gęstości defektów krystalograficznych w monokrystalicznych płytkach krzemowych typu n (100). Badania prowadzono na wejściowych płytkach o różnej koncentracji międzywęzłowego tlenu po procesach termicznych symulujących proces utleniania w technologii CMOS, zbliżonych do procesów zalecanych standardem ASTM - F416/84. Defekty krystalograficzne ujawniono mieszaninami selektywnie trawiącymi Yang lub Wright. Rozkład naprężeń własnych był wyliczany z zależności teoretycznych dla przyjętego rozkładu temperatury wzdłuż promienia płytki. Przedstawiono wyniki obliczeń. Przyjmowano profil temperatury dający rozkład naprężeń obserwowany eksperymentalnie. Do badań rozkładu naprężeń stosowano metodę elastomeryczną w podczerwieni, spektroskopię ramanowską oraz pomiary płaskości - parametr NTV (nieliniowa zmiana grubości) Wykazano, że naprężenia własne wpływają na rozkład defektów krystalograficznych generowanych podczas procesów technologii CMOS. Defekty krystalograficzne nie są obserwowane eksperymentalnie na wszystkich specyficznych dla technologii CMOS obszarach lecz są obserwowane w obszarach gdzie wartość ogólna naprężeń jest największa. Obszar ten jest określony największymi naprężeniami własnymi. Najmniejsze gęstości defektów krystalograficznych są obserwowane na pierścieniu usytuowanym w okolicy połowy (0.65) promienia płytki, gdzie naprężenia styczne są małe i energia deformacji najmniejsza.

EN

Intrinsic stresses and crystallographic defects density profiles in <100> Czochralski silicon wafers were investigated. The investigations were performed on the input wafers with different interstitial oxygen concentrations subjected to thermal processes similar to ASTM - F416/84 requirements and on the same wafers after typical CMOS processes. Defects generation was analysed on diffused and oxidized wafer regions. Crystallographic defects were revealed by selective chemical etching in Yang or Wright solutions. Stress distributions resulting from intrinsic stress for various assumed temperature distributions were calculated from theory. The temperature distributions were assumed in theory to obtain stress distributions experimentally observed. Photoelastic and Raman spectroscopy methods were applied for investigation of intrinsic stress distributions in specially prepared two-side polished wafers, while for typical production wafers stress distributions were obtained from flatness parameters measurements NTV (nonlinear thickness variation) resulting mainly for proper polishing process from hardness changes. It was demonstrated that intrinsic stresses influence the crystallographic defects distribution during CMOS technology. Crystallographic defects are not observed experimentally on all specific for CMOS processes regions, where the stress value is the same, (for instance diffusion or field oxide areas), but they are observed in the regions where the total stress value is the largest. The distributions of these regions is defined by intrinsic stresses. The smallest defect density value is observed on the ring area situated in the distance of 0.65 radius from wafer centre where tangential stress are reduced to zero and the total elastic energy stresses is very small.

Słowa kluczowe

PL

naprężenia własne; płytka krzemowa; defekty krystalograficzne; generacja defektów; rozkład gęstości defektów krystalograficznych; metoda elastometryczna w podczerwieni; spektroskopia ramanowska

EN

intrinsic stresses; silicon wafer; crystallographic defects; defects generation; crystallographic defects density profile; photoelastic spectroscopy; Raman spectroscopy

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Inżynieria Materiałowa
• Rocznik: 1999
• Tom: R. XX, nr 5
• Strony: 534--537
• Opis fizyczny: Bibliogr.13 poz., rys.

Twórcy

autor

Piotrowski T.

• Instytut Technologii Elektronowej, Warszawa

• Instytut Technologii Elektronowej, Warszawa

Bibliografia

• [1] Orłoś Z.: Doświadczalna analiza odkształceń i naprężeń. PWN, Warszawa, 1977.
• [2] Timoshenko S.R., Goodier N.J.: Theory of Elasticity. McGraw-Hill Book Company. N. Y. 1970.
• [3] Hetnarski R.B.: Thermal stresses. Amsterdam, 1987.
• [4] Runyan W.R.: Silicon Semiconductor Technology. McGraw Hill Book Company, N. Y., 1965.
• [5] Runyan W.R., Bean K.E. : Semiconductor Integrated Circuit. Processing Technology. Addison Wesly PC, 1990.
• [6] Ghare P.B. Hall L.H.: Internal Stresses in Multilayered Structures. J. Electroch. Soc. Solid State Science and Technology. Vol. 119, 1972, No. 4
• [7] Rozgonyi G.A. Deysher R.P. Pearce C.W.: The identification , annihilation and suppression of Nucleation Sites Responsible for Silicon Epitaxial Stacking Faults. J. Electrochem. Soc. Solid State Science and Technology. Vol. 123, 1976, No. 12.
• [8] Nye J.F.: Physical Properties of Crystals, Clarendon, Oxford, 1985
• [9] Vanhellemont J. Amelinck S.: Film-edge-included dislocation generation in silicon substrates. J. Appl. Phys. Vol. 61, 1987, No. 6
• [10] Chang Qu Lee, Tobin P.J.: The Effect of CMOS Processing on Oxygen Precipitation, Wafer Warpage and Flatness. J. Electrochem. Soc. Sol. St. Sc.Techn. Vol. 133,1986, No. 10.
• [11] Ravi K.V.; Imperfections and mpurities in semiconductor silicon. John Wiley, New York, 1981.
• [12] Jung W., Piotrowski T.: Wybrane zagadnienia diagnostyki technologii CMOS. Prace ITE, No. 10/11,1984.
• [13] Piotrowski T., Jung W., Jaroszewicz B.: Badanie zjawisk geterowania wewnętrznego w krajowych płytkach krzemowych. Elektronika, No. 12,1987.