Synteza układów kombinacyjnych w strukturach FPGA z wbudowanymi blokami pamięci

• Autorzy: Nowicka M. , Ojrzeńska-Wójter D.

Warianty tytułu

EN

Synthesis of combinational circuits in FPGAs with embedded memory blocks

• Języki publikacji: PL

Abstrakty

PL

Artykuł porusza problem realizacji układów kombinacyjnych w strukturach FPGA z wbudowanymi blokami pamięci ROM. Zaprezentowano system uniwersytecki, implementujący zaawansowane procedury syntezy logicznej, który umożliwia rozkład układów kombinacyjnych na pamięci M512 i M4K. Przedstawiono wyniki eksperymentów potwierdzające wpływ zastosowania zaprezentowanego oprogramowania na efektywność wykorzystania zasobów nowoczesnych struktur FPGA.

EN

The paper discusses the problem of implementation of combinational circuits in FPGA structures with embedded memory blocks. University software tool is presented, implementing advanced synthesis procedures, that allows decomposition of combinational circuits into M512 and M4K memory blocks. Results of experiments are presented that prove the influence of presented software on the efficiency of FPGA resources utilization.

Słowa kluczowe

PL

dekompozycja równoległa; dekompozycja szeregowa; redukcja argumentów; synteza logiczna; układy FPGA

EN

argument reduction; FPGA devices; logic synthesis; parallel decomposition; serial decomposition

• Wydawca: Wydawnictwo Politechniki Krakowskiej im. Tadeusza Kościuszki
• Czasopismo: Czasopismo Techniczne. Informatyka
• Rocznik: 2011
• Tom: R. 108, z. 1-I
• Strony: 49--67
• Opis fizyczny: Bibliogr. 6 poz.,Tab., wz., rys.,

Twórcy

autor

Nowicka M.

autor

Ojrzeńska-Wójter D.

• Instytut Telekomunikacji, Wydział Elektroniki i Technik Informacyjnych, Politechnika Warszawska

Bibliografia

• [1] Ojrzeńska-Wójter D., Jasiński K., Układy FPGA. Możliwości powszechnego zastosowania, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, 2-3, 2008.
• [2] Łuba T., Synteza układów logicznych, Oficyna Wydawnicza Politechniki Warszawskiej, Warszawa 2005.
• [3] Nowicka M., Tomaszewicz P., Zbierzchowski B., Arytmetyka rozproszona w syntezie filtrów cyfrowych, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, 1, 2006.
• [4] Nowicka M., Łuba T., Rawski M., FPGA-Based Decomposition of Boolean Functions. Algorithms and Implementation, Sixth International Conference on Advanced Computer Systems, Szczecin 1999.
• [5] Tomaszewicz P., Nowicka M., Falkowsk i B. J., Łuba T.: Logic Synthesis Importance in FPGA-Base Designing of Image Signal Processing Systems, [in:] proceedings of the 14th International Conference on Mixed Design of Integrated circuits and Systems (MIXDES 2007), Ciechocinek, Poland 2007, 141-146.
• [6] Łuba T., Selvara j H., Nowicka M., Kraśniewski A., Balanced multilevel decomposition and its applications in FPGA-based syntehesis, [in:] Saucier G., Mignotte A. (ed.), Logic and Architecture Synthesis, Chapman&Hall, 1995.