Projektowanie sterowników logicznych opisanych diagramami maszyny stanowej UML

• Autorzy: Bazydło G. , Adamski M.

Warianty tytułu

EN

Logic controllers design from UML state machine diagrams

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono nową metodę projektowania sterowników logicznych realizowanych w sposób układowy w strukturach FPGA z wykorzystaniem języka Verilog i programów profesjonalnych do symulacji i syntezy logicznej. Modelem behawioralnym programu sterownika jest diagram maszyny stanowej UML 2.1.2. Formalnym modelem strukturalnym jest hierarchiczna sieć współpracujących ze sobą automatów cyfrowych.

EN

The paper presents a new design method for logic controllers, which are implemented as digital circuit in Field Programmable Gate Arrays (FPGA) by means of hardware description language Verilog and professional tools for simulation and logic synthesis. The UML 2.1.2 state machine diagram is used as an initial behavioral model. The formal structured design model is based on hierarchical network of collaborated Finite State Machines.

Słowa kluczowe

PL

diagram maszyny stanowej; FPGA; sterownik logiczny; UML; Verilog

EN

FPGA; logic controller; state machine diagram; UML; Verilog

• Wydawca: Wydawnictwo Politechniki Krakowskiej im. Tadeusza Kościuszki
• Czasopismo: Czasopismo Techniczne. Informatyka
• Rocznik: 2008
• Tom: R. 105, z. 1-I
• Strony: 3--18
• Opis fizyczny: Bibliogr. 30 poz.,Rys., tab.,

Twórcy

autor

Bazydło G.

autor

Adamski M.

• Instytut Informatyki i Elektroniki, Wydział Elektrotechniki, Informatyki i Telekomunikacji, Uniwersytet Zielonogórski

Bibliografia

• [1] Adamski M., Petri Nets in ASIC Design, Applied Mathematics and Computer Science, Vol. 3, No. 1, Proceedings of the ACEP Workshop Borowice, Poland, 1992, Wyższa Szkoła Inżynierska w Zielonej Górze, Zielona Góra 1993, 169-179.
• [2] Adamski M., Logic design of reconfigurable logic controllers, IEEE Second International Symposium on Industrial Embedded Systems, SIES ’07, Lizbona 2007, 373-376.
• [3] Adamski M., Chodań M., Modelowanie układów sterowania dyskretnego z wykorzystaniem sieci SFC, Wydawnictwo Politechniki Zielonogórskiej, Zielona Góra 2000.
• [4] Bauer N., Engell S., A Comparison of Sequential Function Charts and Statecharts and an Approach towards Integration, Workshop INT ’02, http://tfs.cs.tu-berlin.de/~mgr/int02/papers/bauer.ps.gz, 58-69.
• [5] Bazydło G., Adamski M., Graficzna specyfikacja programów dla sterowników logicznych z wykorzystaniem języka UML, Materiały VII Krajowej Konferencji Naukowej Reprogramowalne Układy Cyfrowe 2005 – RUC ’05, Szczecin 2005, 65-71.
• [6] Bazydło G., Specyfikacja behawioralna dla rekonfigurowalnych sterowników logicznych z wykorzystaniem diagramów maszyny stanowej z języka UML 2.0, Pomiary Automatyka Kontrola 5 ’2007, Vol. 53, 21-23.
• [7] Booch G., Rumbaugh J., Jacobson I., UML przewodnik użytkownika, WNT, Warszawa 2001.
• [8] Buchenrieder K., Pyttel A., Veith Ch., Mapping Statechart Models onto an FPGA-Based ASIP Architecture, EURO-DAC ’96 European Design Automation Conference with EURO-VHDL ’96, Genewa 1996, 184-189.
• [9] Dąbrowski W., Stasiak A., Wolski M., Modelowanie systemów informatycznych w języku UML 2.1, PWN, Warszawa 2007.
• [10] Drusinsky D., Harel D., Using Statecharts for Hardware Description and Synthesis, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 8, 1989, 798-807.
• [11] Drusinsky D., Harel D., Electronic Controller Based on the Use of Statecharts as an Abstract Model, USA Patent nr 4799141, 1989.
• [12] Drusinsky-Yoresh D., A state assignment procedure for single-block implementation of state charts, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 10, 1991, 1569-1576.
• [13] Fowler M., UML w kropelce wersja 2.0, LTP Media Software, Warszawa 2005.
• [14] Gajski D.D., Vahid F., Narayan S., Gong J., Specification and Design of Embedded Systems, PTR Prentice Hall, New Jersey, USA 1994.
• [15] Harel D., Statecharts, A visual formalism for complex Systems, Science of Computer Programming, Science of Computer Programming, Vol. 8, 1987.
• [16] Harel D., Politi M., Modeling Reactive Systems With Statecharts: The Statemate Approach, McGraw Hill Text, New York, USA 1998.
• [17] Harel D., Rzecz o istocie informatyki, Algorytmika, WNT, Warszawa 1992.
• [18] I-Logix, Statemate Magnum, HDL Code Generator Reference Manual, 2000.
• [19] Jaragh M., Saleh I.A., Modeling Computer hardware using the Unified Modeling Language, TENCON ’02. Proceedings, 2002 IEEE Region 10 Conference on Computers, Communications, Control and Power Engineering, 2002, Vol. 1, 19-22.
• [20] Kol R., Ginosar R., Samuel G., Statecharts Methodology for the Design, Validation, and Synthesis of Large Scale Asynchronous Systems, Proceedings of the 2nd International Symposium on Advanced Research in Asynchronous Circuits and Systems – ASYNC ’96, 1996, 164-174.
• [21] Łabiak G., Wykorzystanie hierarchicznego modelu współbieżnego automatu w projektowaniu sterowników cyfrowych, Oficyna Wydawnicza Uniwersytetu Zielonogórskiego, Zielona Góra 2005.
• [22] Łach J., Sapiecha E., Zbierzchowski B., Synteza układów sekwencyjnych w strukturach FPGA z wbudowanymi blokami pamięci, Przegląd Telekomunikacyjny, Rocznik LXXVI, nr 2–3/2003, 81-86.
• [23] Łuba T., Zbierzchowski B., Zbysiński P., Układy reprogramowalne dla potrzeb telekomunikacji cyfrowej, Przegląd Telekomunikacyjny, Rocznik LXXV, nr 5/2002, 321-329.
• [24] Mc Umber W.E., Cheng B.H.C., UML-Based Analysis of Embedded Systems Using a Mapping to VHDL, High-Assurance Systems Engineering, 1999, 4th IEEE International Symposium, Washington 1999.
• [25] OMG, OMG Unified Modeling Language, Infrastructure, V2.1.2, http://www.omg.org/spec/UML/2.1.2/Infrastructure/PDF, 2007.
• [26] OMG, OMG Unified Modeling Language, Superstructure, V2.1.2, http://www.omg.org/spec/UML/2.1.2/Superstructure/PDF, 2007.
• [27] OMG, XMI Specification, V2.1.1, http://www.omg.org/spec/XMI/2.1.1, 2007.
• [28] Wood S. K., Akehurst D. H., Uzenkov O., Howells W. G., McDonald-Maier K.D., A Model Driven Development approach to mapping UML State Diagrams to synthesizable VHDL, IEEE Transactions on Computers, Vol. 57, No. 10, 2008.
• [29] Wrycza S., Marcinkowski B., Wyrzykowski K., Język UML 2.0 w modelowaniu systemów informatycznych, Helion, Gliwice 2005.
• [30] Zwoliński M., Projektowanie układów cyfrowych z wykorzystaniem języka VHDL (wydanie 2), WKiŁ, Warszawa 2007.