Kreator scenariuszy testowych do walidacji reaktywnych systemów zamkniętych

• Autorzy: Sapiecha K. , Strug J. , Maksym P.

Warianty tytułu

EN

The generator of test scenarios for validation of reactive embedded systems

• Języki publikacji: PL

Abstrakty

PL

Podstawową techniką walidacji w przypadku reaktywnych systemów zamkniętych jest symulacja. Wyznaczenie odpowiedniego zbioru scenariuszy testowych, pozwalających na sprawdzenie poprawności funkcjonalnej i czasowej projektowanego systemu, jest zadaniem trudnym i bardzo pracochłonnym. Zatem duże znaczenie praktyczne ma automatyzacja tego procesu. W niniejszym artykule przedstawiono prototypowe narzędzie implementujące oryginalną metodę generacji scenariuszy testowych dla reaktywnych systemów zamkniętych oraz wyniki eksperymentów przeprowadzonych z jego zastosowaniem.

EN

Simulation is the key validation technique for reactive embedded systems. Generation of a suitable set of test scenarios for checking functional and temporal correctness of a system is a difficult task. Computer-aided test scenarios generation has thus a practical meaning. This paper presents a tool implementing a method of test scenarios generation for reactive embedded systems and the results of experiments carried out with the help of this tool.

Słowa kluczowe

PL

generacja automatyczna; scenariusz testowy; systemy zamknięte; walidacja

EN

automated test; scenario generation; embedded system; validation

• Wydawca: Wydawnictwo Politechniki Krakowskiej im. Tadeusza Kościuszki
• Czasopismo: Czasopismo Techniczne. Informatyka
• Rocznik: 2007
• Tom: R. 104, z. 1-I
• Strony: 45--61
• Opis fizyczny: Bibliogr. 20 poz.,Tab., wykr., rys.,

Twórcy

autor

Sapiecha K.

autor

Strug J.

autor

Maksym P.

• Samodzielne Laboratorium Informatyki Technicznej, Wydział Inżynierii Elektrycznej i Komputerowej, Politechnika Krakowska

Bibliografia

• [1] Alur R., Dill D.I., A Theory of Timed Automata, Theoretical Computer Science, Vol. 126, 1994, 183-235.
• [2] Cortes L.A., Eles P., Peng Z., Formal Coverification of Embedded Systems using Model Checking, Proc. EUROMICRO, 2000.
• [3] Clarke E., Emerson E.A, Synthesis of synchronization skeletons for branching time temporal logic. In Logic of Programs, Workshop, LNCS, Vol. 131, Springer-Verlag, Yorktown Heights, Nowy Jork, 1981.
• [4] Carlson J., Languages and methods for specifying real-time systems, MRTC report, Mälardalen Real-Time Research Centre, 2002.
• [5] Corno F., Sonza Reorda M., Squillero G., Manzone A., Pincetti A., Automatic Test Bench Generation for Validation of RT-level Descriptions: an Industrial Experience, Proc. of DATE, Paryż, Francja, 2000, 385-389.
• [6] Cunning S., Rozenblit J.W., Automating Test Case Generation for Requirements Specification for Real-time Embedded Systems, Proc. of the 1999 IEEE SMC'99, Tokio, Japonia, 1999, 784-789.
• [7] Dasdan A., Ramanathan D., Gupta R.K., Rate Derivation and Its Applications to Reactive, Real-time Embedded Systems, Proc. of the 35th Design Automation Conference, San Francisco, USA, 1998, 263-268.
• [8] Harris I.G., Hardware-software covalidation: Fault models and test generation, IEEE Design and Test of Computers, Vol. 20, 2003, 40-47.
• [9] Heitmeyer C., Kirby J., Labaw B., The SCR Method for Formally Specifying, Verifying and Validating Requirements: Tool Support, Proc. of the 19th International Conference on Software Engineering, Boston, USA, 1997, 610-611.
• [10] Hessel A., Larsen K.G., Nielsen B., Pettersson P., Skou A., Time-optimal Real-Time Test Case Generation using Uppaal, proc. of the 3rd International Workshop on Formal Approaches to Testing of Software 2003, LNCS 2931, Springer-Verlag, 2004, 136-151.
• [11] Lajolo M., Lavagno L., Rebaudengo M., Sonza-Reorda M., Violante M., Automatic Test Bench Generation for Simulation-based Validation, Proc. of the 8* International Workshop on Hardware/Software Co-Design, 2000, 136.
• [12] Larsen K.G, Mikucionis M., Nielsen B., Skou A., Testing real-time embedded software using UPPAAL-TRON: an industrial case study, in proc. of the 5th ACM International Conference on Embedded Software, Jersey City, USA, 2005, 299-306.
• [13] McMillan K.L., Symbolic Model Checking: An Approach to the State Explosion Problem, Kliwer 1993.
• [14] Maksym P., Automatyczny weryfikator specyfikacji dla systemów osadzonych, praca magisterska, Politechnika Krakowska, 2006.
• [15] Mishra P., Dutt N., Automatic Functional Test Program Generation for Pipelined Processors using Model Checking, Proc. of the 7th IEEE International High-Level Design Validation and Test Workshop, 2002, 99-103.
• [16] Strug J., Automatyczna generacja scenariuszy testowych do walidacji reaktywnych systemów zamkniętych, rozprawa doktorska, Politechnika Warszawska, 2007.
• [17] Strug J., Deniziak S., Sapiecha K., Zastosowanie scenariuszy testowych do weryfikacji ograniczeń czasowych w systemach zamkniętych, materiały konferencyjne VI Krajowej Konferencji: "Reprogramowalne Układy Cyfrowe, RUC'2003", Szczecin 2003, 253-25.
• [18] Strug J., Deniziak S., Sapiecha K., Validation of Reactive Embedded Systems against Temporal Requirements, Proc. of the 18th IEEE ECBS, Brno 2004, 152-159.
• [19] Strug J., Sapiecha K., Wyznaczanie scenariuszy testowych dla reaktywnych systemów wbudowanych, Systemy czasu rzeczywistego - Kierunki badań i rozwoju, WKiŁ, 2005, 241-250.
• [20] Zhang L., Hsiao M., Ghosh L, Automatic Design Validation Framework for HDL Descriptions via RTL ATPG, Proc. of the 12th Asian Test Symposium, 2003.