Petri net models of discrete event systems and state sequence generation for closed loop plant-controller system

• Autorzy: Zech W. , Puchałka T.

Warianty tytułu

PL

Modele systemów zdarzeń dyskretnych skonstruowane w oparciu o sieci petriego i generacja sekwencji stanów zamkniętego systemu obiekt-sterownik

• Języki publikacji: EN

Abstrakty

EN

In this paper there has been provided a ladder diagram formal model as LD-P/T-system. Closed loop system which consists of the LD-controller model and the controlled object model is constructed. We propose an algorithm to construct a state-transition diagram of the system. A fault is detected when an unpredicted state is generated. Additional benefits from such an approach results in the fact that an abstraction of the transition diagram of this controller is possible, which can be used for LD-VHDL transformation into FPGA implementation.

PL

W artykule przedstawiono formalny model diagramu drabinkowego (LD) jako LD-P/T-system. Skonstruowano model zamkniętej pętli sprzężenia między sterownikiem (LD) i sterowanym obiektem. Przedstawiono algorytm generacji diagramu przejść między stanami takiego systemu. Możliwa jest detekcja uszkodzenia, gdy wygenerowany zostanie nieprzewidziany stan. Dodatkowa korzyść z takiego podejścia wynika z faktu, że możliwa jest konstrukcje diagramu przejść samego sterownika, co może być wykorzystane do transformacji diagramów drabinkowych na model dający się opisać w języku VHDL i implementować w FPGA.

Słowa kluczowe

EN

DES; Petri nets; PLC; ladder diagram

PL

system zdarzeń dyskretnych; sieci Petriego; programowalne sterowniki sekwencyjne; diagramy drabinkowe

• Wydawca: Wydawnictwa Uczelniane Politechniki Bydgoskiej im. Jana i Jędrzeja Śniadeckich
• Czasopismo: Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy
• Rocznik: 2011
• Tom: z. 15
• Strony: 19--35
• Opis fizyczny: Bibliogr. 13 poz.

Twórcy

autor

Zech W.

autor

Puchałka T.

• 1University of Technology and Life Sciences Kaliskiego 7, 85-789 Bydgoszcz, Poland,

Bibliografia

• [1] Adamski M., Monteiro J. L., 2000. From Interpreted Petri Net Specification to Reprogrammable Logic Controllers, Indusrial Electroncs, ISIE'2000. Proceedings of the 2000. Cholula, Pueblo: IEEE, 2000. 13-19.
• [2] Bernardinello L., Ferigato C., Pomello L., 2003. An Algebraic model of observable properties in distributed systems, TCS.
• [3] Cortadella J., Kishnievsky M., Lavagno L., Yakovlev A., 1998. Derevating Petri Nets From Finite Transitin Systems, IEEE Trans on Comp. Vol. 47, No. 8.
• [4] Du D., Liu Y., Guo X., Yamazaki K., 2008. Study on LD-VHDL conversion for FPGA-based PLC implementation, Int. J. Adv. Manuf. Technol. Springer-Verlag.
• [5] Fujimoto, Y., 2002. Design of Discrete time Polinominal Nonlinear Systems and Its Application to Sequential Control, T. IEE Japan, Vol 122-D, No. 9, 918-927.
• [6] Girauld C., Valk R., 2001. Petri Nets for System Engineering, Berin, Springer-Verlag.
• [7] Lee, Jin-Shyan, Chun-Chieh Chuang, 2009. Development of a Petri net-based fault diagnostic system for industrial processes, Industrial Electronics, IECON '09. 35th Annual Conference of IEEE, 4347-4352.
• [8] Nielsen M., Rozenberg G., Thiagarajan P.S., 1992. Elementary Transition Systems, TCS 96.
• [9] Pastor E., Cortadella J., Roig O., 2001. Symbolic Analysis of Bounded Petri Nets, IEEE Tras. on Comp. Vol. 50, No. 5.
• [10] Reisig, W., 1988. Sieci Petiego. WNT Warszawa.
• [11] Wright D., (Chair)., 2004. IEEE Standards for VHDL Register Transfer Level (RTL) Synthesis. IEEE Std 1076.6- 2004, New York, IEEE.
• [12] Zanma T., Miyabayashi T., Ishida M., 2004. Sequence generation of discrete event system and logic controller and its applicability to fault detection, Advanced Motion Control, AMC '04. The 8th IEEE International Workshop on Digital Object Identifi,: 10.1109/AMC.2004.1297936, 601-606.
• [13] Zech W., 2008. Właściwości struktury sieci Petriego i ich wykorzystanie do syntezy układów sterownia binarnego, rozprawa doktorska. Politechnika Poznańska.