PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Extended precision method for accumulation of floating-point numbers in digital signal processors

Wybrane pełne teksty z tego czasopisma
Identyfikatory
Warianty tytułu
PL
Metoda zwiększania precyzji akumulacji liczb zmiennoprzecinkowych w cyfrowych procesorach sygnałowych
Języki publikacji
EN
Abstrakty
EN
In this paper a novel approach for realization of the floating-point arithmetic using an original idea referred to as the two-accumulator concept is proposed. The considered arithmetic operations are typical for various tasks of digital signal processing. The idea presented in this paper overcomes the phenomenon of reduction of accuracy of computations in the case of a long series of additions of small numbers successively added to a relatively large intermediate result. This phenomenon is a substantial drawback of the classic floating-point arithmetic.
PL
W pracy zaprezentowano metodę poprawy precyzji akumulacji liczb zmiennoprzecin-kowych z wykorzystaniem dwóch akumulatorów. Rozważane operacje arytmetyczne są typowym zadaniem wielu algorytmów cyfrowego przetwarzania sygnałów. Zaprezentowane przez autorów rozwiązanie znacząco zmniejsza wpływ utraty precyzji wyniku wielokrotnych dodawań małych liczb do dużych względem nich wyników pośrednich. Własność ta jest istotną wadą klasycznych arytmetyk zmiennoprzecinkowych.
Twórcy
  • Chair of Control and System Engineering Division of Signal Processing and Electronic Circuits Poznań University of Technology Piotrowo 3a. 60-965 Poznań. Poland
Bibliografia
  • [1] Analog Devices, 2004. ADSP-2106* SHARC Processor, User's Manual. Analog Devices, Inc., Rev 2.1.
  • [2] Analog Devices, 2000. ADSP-2106x SHARC DSP Microcomputer Family, ADSP-21061/ADSP-2106IL. Analog Devices, Inc., Rev B.
  • [3] Analog Devices, 2001. ADSP-21160M SHARC DSP Microcomputer. Analog Devices, Inc., Rev. 0.
  • [4] Fang C.E., Rutenbal R.A., Chen T., 2003. Fast, accurate static analysis for fixed-point finite-precision effects in DSP designs. 1CCAD'O3, November 11-13. Sanhose, California, USA, 275-282.
  • [5] IEEE Standard Board, 1985. "IEEE Standard for Binary Floating-point Arithmetic'". IEEE Std 754.
  • [6] IEEE Standard Board, 1987. "IEEE Standard for Radix-Independent Floating-Point Arithmetic". IEEE Std 854.
  • [7] Kolagotla R.K., Fridman J., Aldrich B.C., Hoffman M.M., Anderson W.C., Allen M.S., Witt D.B., Dunton R.R., Booth L.A. Jr., 2002. High Performance Dual-MAC DSP Architecture. IEEE Signal Processing Magazine, July 2002, 42-53.
  • [8] Kramer W., 1998. A priori worst case error bounds for floating-point computations. IEEE Trans. Comp. 47, July 1998, 750-756.
  • [9] Lewis D.M., 1995. 114 MFLOPS logarithmic number system arithmetic unit for DSP applications. IEEE Journal of Solid-State Circuits 30(12), 1547-1553,
  • [10] Mahesh M.N., Mehendale M., 1999. Improving performance of high precision signal processing algorithms on programmable DSPs. Proc. of the 1999 IEEE International Symposium on Circuits and Systems 3. 488-491.
  • [11] Olejniczak M., 1993. Digital filters realizations with the use of floating-point arithmetic (in Polish). Ph. D. Thesis. Poznan University of Technology (unpublished).
  • [12] Paliouras V., Karagianni K., Stouraitis T., 2000. A Floating-Point Processor for Fast and Accurate Sine/Cosine Evaluation. IEEE Trans, on Circuits and Systems - II: Analog and Digital Signal Processing 47(5), 441-451.
  • [13] Portalski M., Pawłowski P., Dąbrowski A., 2005. Synthesis of some class of non-harmonic tones. XXVIII, IC-SPETO Internationa] Conference on Fundamentals of Electrotechnics and Circuit Theory 2, 439-442.
  • [14] Texas Instruments, 1994. TMS320C4x User's Guide," Texas Instruments Inc.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BAT1-0029-0005
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.