Sprzętowa implementacja części wielomianowej funkcji orbitalnej na potrzeby obliczeń kwantowo-chemicznych

• Autorzy: Wielgosz M. , Jamro E. , Russek P. , Wiatr K.

Warianty tytułu

EN

Hardware implementation of the polynomial part of the orbital function

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawione zostały wyniki implementacji modułu obliczającego część wielomianową orbitalu atomowego. Generowanie funkcji orbitalnej jest jednym z najbardziej wymagających obliczeniowo fragmentów procedury DFT. Procedura ta wykorzystywana jest w chemii kwantowej do modelowania zaawansowanych wieloatomowych cząsteczek. Wykonanie obliczeń na komputerach dużej mocy zajmuje często wiele czasu, który dla bardziej skomplikowanych układów może wynosić nawet kilka dni. Dlatego została podjęta próba przyspieszenia obliczeń DFT z wykorzystaniem układów FPGA. Otrzymane wyniki akceleracji silnie zależą od charakteru cząsteczki, dla której prowadzone są obliczenia. Maksymalne uzyskane przyspieszenie wynosiło 3,5x. Należy oczekiwać większego przyspieszania, gdy kompletny algorytm generowania macierzy korelacyjno-wymiennej zostanie zaimplementowany w układzie FPGA.

EN

The hardware acceleration module for generating the polynomial part of the orbital function in quantum chemistry calculation is presented. Both implementation and acceleration results are provided in the paper along with the comparison tests (against Itanium 2 processor). The implementation described can be regarded as a milestone on the way towards introducing an efficient hardware implementation of the exchange-correlation potential. The FPGA-based SGI RASC accelerator was used to offload a processor in the most exhausting computations of the SCF routine. The paper also covers issues regarding an integration of the PP (polynomial part) module with the rest of the computational system.

Słowa kluczowe

PL

akceleracja sprzętowa; komputery dużej mocy (HPC); FPGA; obliczenia zmiennoprzecinkowe; funkcja orbitalna

EN

FPGA; quantum chemistry; custom computing; HPC

• Wydawca: Wydawnictwa AGH
• Czasopismo: Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
• Rocznik: 2010
• Tom: T. 14, z. 3/2
• Strony: 939--949
• Opis fizyczny: Bibliogr. 8 poz., rys., wykr., tab.

Twórcy

autor

Wielgosz M.

• Katedra Elektroniki, Akademia Górniczo-Hutnicza w Krakowie, ACK-CYFRONET, Kraków

autor

Jamro E.

• Katedra Elektroniki, Akademia Górniczo-Hutnicza w Krakowie, ACK-CYFRONET, Kraków

autor

Russek P.

• Katedra Elektroniki, Akademia Górniczo-Hutnicza w Krakowie, ACK-CYFRONET, Kraków

autor

Wiatr K.

• Katedra Elektroniki, Akademia Górniczo-Hutnicza w Krakowie, ACK-CYFRONET, Kraków

Bibliografia

• [1] Gothandaraman A., Peterson G., Warren G., Hinde R., Harrison R., FPGA acceleration of a ąuantum Monte Carlo application. Parallel Computing, 34(4-5): 2008, 278-291.
• [2] Ramdas T., Egan G., Abramson D., Baldridge K., Towards a special-purpose computer for Har-tree-Fock computations What's on the table, and how do we take it? Theoretica Chimica Acta, vol. 120, No. 1-3/May, 2008, 138.
• [3] Silicon Graphics, Inc. Reconfigurable Application-Specific Computing Users Guide, Ver. 005, January 2007, SGI.
• [4] Wielgosz M., Jamro E., Wiatr K., Accelerating calculations on the RASCplatform. A ca.se study of the exponential function. Applied Reconfigurable Computing, ARC'2009, Springer-Verlag, LNCS 5453, 2009, 306-311.
• [5] Koch W., Holthausen M., A Chemisfs Guide to Density Functional Theory, Wiley-VCH; 2 edition (Aug. 21 2001).
• [6] Wielgosz M., Jamro E., Wiatr K., Implementacja w układach FPGA modułu obliczającego funkcję jednoelektronową. Automatyka (półrocznik AGH), t. 13, z. 3, 2009, 1043-1050.
• [7] Strona firmy Xilinx zawierająca informację odnośnie rozwiązań typu IP-core http://www.xi-linx.com/ipcenter/index.htm.
• [8] Środowisko projektowania dla systemów HPRC: Mitrion-c, http://www.mitrionics.com/.