Using standard hardware accelerators to decrease computation times in scientific applications

• Autorzy: Kuna D. , Jamro E. , Russek P. , Wiatr K.

Warianty tytułu

PL

Użycie standardowych akceleratorów sprzętowych do skrócenia czasu obliczeń naukowych

• Języki publikacji: EN

Abstrakty

EN

Nowadays, general-purpose processors are being used in scientific computing. However, when high computational throughput is needed, it’s worth to think it over if dedicated hardware solutions would be more efficient, either in terms of performance (or performance to price ratio), or in terms of power efficiency, or both. This paper describes them briefly and compares to contemporary general-purpose processors’ architecture.

PL

Współczesnie w obliczeniach naukowych stosuje sie procesory ogólnego przeznaczenia. Gdy potrzebna jest duża przepustowość obliczeniowa, warto zastanowić się, czy dedykowane rozwiązania sprzętowe nie okazałyby się efektywniejsze pod względem wydajności (lub stosunku wydajności do ceny), zużycia energii bądź obu czynników jednocześnie. Artykuł opisuje pobieżnie dedykowane rozwiązania sprzętowe i porównuje ze współczesnymi architekturami procesorów ogólnego przeznaczenia.

Słowa kluczowe

EN

general-purpose processors; standard accelerators; computation accelerators; dedicated architectures; custom computing; CPGPU; Cell; ClearSpeed

PL

procesory ogólnego przeznaczenia; standardowe akceleratory; akceleratory obliczeń; architektury dedykowane; GPGPU; Cell; ClearSpeed

• Wydawca: Wydawnictwa AGH
• Czasopismo: Computer Science
• Rocznik: 2009
• Tom: Vol. 10
• Strony: 65--74
• Opis fizyczny: Bibliogr. 8 poz., tab.

Twórcy

autor

Kuna D.

• Academic Computer Centre CYFRONET AGH, Krakow, Poland

autor

Jamro E.

• Academic Computer Centre CYFRONET AGH, Krakow, Poland
• Department of Electronics AGH, University of Science and Technology, Krakow, Poland

autor

Russek P.

• Academic Computer Centre CYFRONET AGH, Krakow, Poland
• Department of Electronics AGH, University of Science and Technology, Krakow, Poland

autor

Wiatr K.

• Academic Computer Centre CYFRONET AGH, Krakow, Poland
• Department of Electronics AGH, University of Science and Technology, Krakow, Poland

Bibliografia

• [1] Armstrong D. N., Hyesoon Kim, Mutlu O., Patt Y. N.: Wrong Path Events: Exploiting Unusual and Illegal Program Behavior for Early Misprediction Detection and Recovery, in: Proceedings of the 37th annual IEEE/ACM International Symposium on Microarchitecture, MICRO 37, Portland, Oregon, 2004
• [2] Torng H. C., Day M.: Interrupt Handling for Out-of-Order Execution Processors. IEEE Transactions on Computers, vol. 42, 1993, 122–127
• [3] NVIDIA GeForce GTX 200 GPU Architectural Overview. Available on: http://www.nvidia.com/attach/1539847?type=support&primitive=0, 2008
• [4] NVIDIA CUDA Compute Unified Device Architecture Programming Guide. Available on: http://developer.download.nvidia.com/compute/cuda/2 0/docs/ NVIDIA CUDA Programming Guide 2.0.pdf, Version 2.0, 2008
• [5] Barker K., Davis K., Hoisie A., Kerbyson D., Lang M., Pakin S., Sancho J. S.: Experiences in Scaling Scientific Applications on Current-generation Quad-core Processors, in: Proceedings of the Workshop on Large-Scale Parallel Processing (LSPP’08)/International Parallel and Distributed Processing Symposium (IPDPS), Miami, Florida, 2008
• [6] Moreno R., Pi˜nuel L., del Pino S., Tirado F.: A Power Perspective of Value Speculation for Superscalar Microprocessors, in: Proceedings of the 2000 IEEE International Conference on Computer Design: “VLSI in Computers & Processors” (ICCD’00), Austin, TX, USA, 2000
• [7] Talla D., John L. K., Burger D.: Bottlenecks in multimedia processing with SIMD style extensions and architectural enhancements. IEEE Transactions on Computers, vol. 52, 2003, 1015–1031
• [8] Moshovos A., Sohi G. S.: Microarchitectural Innovations: Boosting Microprocessor Performance Beyond Semiconductor Technology Scaling. Proceedings of the IEEE, vol. 89, 2001, 1560–1575