Implementacja w układach FPGA modułu obliczającego funkcję jednoelektronową

• Autorzy: Wielgosz M. , Jamro E. , Wiatr K.

Warianty tytułu

EN

FPGA implementation of the orbital function calculation module

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawione zostały wyniki implementacji modułu obliczającego część eksponencjalną orbitalu atomowego (funkcję jednoelektoronową). Generowanie funkcji jednoelektrodowych jest jednym z najbardziej wymagających obliczeniowo fragmentów procedury DFT. Dlatego autorzy pracy postanowili wykorzystać układy FPGA do akceleracji wspomnianego algorytmu. Moduł sprzętowy został zaimplementowany na platformie SGI RASC w układzie FPGA serii Virtex-4 LX200. Składa się on z szeregu jednostek zmiennoprzecinkowych zaprojektowanych tak, by mogły pracować w sposób potokowy z częstotliwością sięgającą 200 MHz. Wstępnie przeprowadzone testy wykazały, że uzyskuje się przyspieszenie rzędu 5x względem analogicznych obliczeń prowadzonych na procesorze Intel Itanium 2 1.6 GHz. Należy zaznaczyć, że uzyskiwane przyspieszanie jest limitowane przez ograniczenia platformy (szerokości interfejsu komunikacyjnego).

EN

This paper presents an FPGA implementation of a finite sum of the exponential products (orbital function) calculation module. The module is composed of several units. All of them are specially designed, fully pipelined floating-point modules optimized for high speed performance, up to 200 MHz. Execution results revealed speed-up of 5x for the finite sum of the exponential products comparing to Intel Itanium 2 1.6 processor. Orbital function is a computationally critical part of the Hartree-Fock algorithm. Therefore an approach presented here aims to increase the performance of the whole quantum chemistry computational system by extending it with FPGA-based accelerator which is composed of two Xilinx Virtex-4 LX200 chips. It is worth underlining that achieved speed-up is limited by an external memory width constrain. Thus it can be expected that in foreseeable future introduction of next generation of FPGA-based accelerators will allow to increase the speed-up by just porting a project to them without adoption of any changes in the module's architecture.

Słowa kluczowe

PL

akceleracja sprzętowa; komputery dużej mocy; HPC; FPGA; obliczenia zmiennoprzecinkowe; funkcja exp()

EN

HRC; high performance computing; FPGA; elementary functions; exponential function

• Wydawca: Wydawnictwa AGH
• Czasopismo: Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
• Rocznik: 2009
• Tom: T. 13, z. 3/1
• Strony: 1043--1050
• Opis fizyczny: Bibliogr. 9 poz., rys., wykr., tab.

Twórcy

autor

Wielgosz M.

• Katedra Elektroniki, Akademia Górniczo-Hutnicza w Krakowie
• ACK-CYFRONET, Kraków

autor

Jamro E.

• Katedra Elektroniki, Akademia Górniczo-Hutnicza w Krakowie
• ACK-CYFRONET, Kraków

autor

Wiatr K.

• Katedra Elektroniki, Akademia Górniczo-Hutnicza w Krakowie
• ACK-CYFRONET, Kraków

Bibliografia

• [1] Silicon Graphics, Inc., Reconfigurable Application-Specific Computing User's Guide. Ver. 005, January 2007, SGI.
• [2] Giles M., GPU's - the next big advance in HPC? Reconfigurable Supercomputing Conference (MRSC), Belfast, Northern Ireland, April 1-3, 2008.
• [3] Gothandaraman A., Peterson G., Warren G., Hinde R., Harrison R., FPGA acceleration of a quantum Monte Carlo application. Parallel Computing, 34(4-5), 2008, 278-291.
• [4] Gothandaraman A., Warren G.L., Peterson G.D., Harrison R.J., Reconfigurable accelerator for quantum Monte Carlo simulations in N-body systems. Proceedings of the 2006 ACM/IEEE Conference on Supercomputing Tampa, Florida, November 11-17, 2006.
• [5] Koch W., Holthausen M., A Chemist's Guide to Density Functional Theory. Wiley-VCH, 2 edition, Aug. 21, 2001.
• [6] Wielgosz M., Jamro E., Wiatr К, Highly Efficient Structure of 64-Bit Exponential Function Implemented in FPGAs. ARC 2008, Lecture Notes in Springer-Verlag, London LNCS 4943, 274-279.
• [7] Jamro E., Wielgosz M., Wiatr К., Realizacja operacji mnożenia zmiennoprzecinkowego w układach FPGA. Konferencja RUC'2009, w druku.
• [8] Xilinx Virtex-4 Family Overview http://www.xilinx.com/support/documentation/data_sheets/ dsll2.pdf.
• [9] С library for multiple-precision Floating point http://www.mpfr.org/.