Akcelerator sprzętowy do szyfrowania strumienia danych

Kryjak, T.; Gorgoń, M.

Artykuł - szczegóły

Tytuł artykułu

Akcelerator sprzętowy do szyfrowania strumienia danych

Autorzy

Kryjak T. , Gorgoń M.

Treść / Zawartość

Pełne teksty:

Pobierz

Identyfikatory

Warianty tytułu

Hardware accelerator for data stream encryption

Języki publikacji

Abstrakty

W pracy opisano realizację akceleratora sprzętowego do szyfrowania danych. Omówiono wykorzystany algorytm DES oraz jego implementację w języku VHDL. Dokonano oceny różnych kart z układami FPGA, pod kątem ich przydatności do stworzenia akceleratora współpracującego z komputerem PC. Szczegółowo opisano część programową i sprzętową prezentowanego rozwiązania oraz problemy związane z transferem danych pomiędzy komputerem PC a układem FPGA. Przedstawiono wyniki testów poprawności oraz prędkości wykonanej aplikacji. Dokonano także porównania wydajności zaproponowanego rozwiązania sprzętowego i rozwiązań programowych.

The paper describes a data stream encryption hardware accelerator. The used DES algorithm and its implementation in VHDL language have been discussed. Different FPGA platforms have been evaluated to determine the most suitable one for creating an accelerator cooperating with a PC computer. The software and hardware parts of the presented solution, as well as problems with data transfer form the PC computer to the FPGA device have been described. Correctness and speed of the implemented application have been tested. Finally, the performance of the presented hardware solution and software solutions has been compared.

Słowa kluczowe

szyfrowanie sprzętowa akceleracja obliczeń układy reprogramowalne rozwiązania programowo-sprzętowe

encryption hardware computing acceleration reprogrammable devices software-hardware solutions

Wydawca

Wydawnictwa AGH

Czasopismo

Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie

Rocznik

2008

Tom

T. 12, z. 3

Strony

695--707

Opis fizyczny

Bibliogr. 16 poz, rys., tab.

Twórcy

autor

Kryjak T.

Katedra Automatyki, Akademia Górniczo-Hutnicza w Krakowie

autor

Gorgoń M.

Katedra Automatyki, Akademia Górniczo-Hutnicza w Krakowie

Bibliografia

[1] Gorgoń M., Architektury rekonfigurowalne do przetwarzania i analizy obrazu oraz dekodowania cyfrowego sygnału wideo. Kraków, UWND AGH 2007.
[2] Hao Xu, Zhan'an Liu, Yunpeng Lu, Lu Li, Dixin Zhao, and Ya'nan Guo, FPCA Based High Speed Data Transmission with Optical Fiber in Trigger System of BES II. IEEE Nuclear Science Symposium Conference Record, Vol. l, 2007, 818-821.
[3] http://www.plda.com/.
[4] http://www.hitechglobal.com/.
[5] http://www.alpha-data.com/.
[6] Eli Biham - A Fast New DES Implementation in Software. 1997.
[7] Vakoyyna V., Fedasyuk D., Seniv M., Software Realization and Performance Testing of DES Cryptographic Algorithm on the .NET Platform. 2007.
[8] http://www.copacobana.org/.
[9] FIPS PUB 46-3 Data Encryption Standard (DES), 1999 http://csrc.nist.gov/publications/fips/fips46-3/fips46-3.pdf.
[10] FIPS PUB 81 DES modes of operation, 1980.
[11] Pasham V., Trimberger S., High - Speed DES and Triple DES Encryptor/Decryptor. 2001.
[12] Rouvroy G., Standaert F.X., Quisquater J.-J., Legat J.-D., Efficient Uses of FPGAs for Implementations of DES and Its Experimental Linear Cryptanalysis. 2003.
[13] http://www.xilinx.com/ise/optional_prod/system_generator.htrn.
[14] http://www.agilityds.com/.
[15] http://www.xilinx.com/.
[16] http://www.alacron.com/downloads/vncl98076xz/CameraLinkSPEC.pdf.

Typ dokumentu

Bibliografia

Identyfikator YADDA

bwmeta1.element.baztech-article-AGH1-0017-0045