Metodyka sprzętowej akceleracji obliczeń w środowisku obliczeniowym komputerów dużej mocy

• Autorzy: Pietroń M. , Russek P. , Wiatr K.

Warianty tytułu

EN

Methodology of hardware acceleration in high performance computing

• Języki publikacji: PL

Abstrakty

PL

W środowisku komputerów dużej mocy obliczeniowej sprzętowa akceleracja obliczeń jest zagadnieniem relatywnie nowym. Oczywiście technika sprzętowej akceleracji rozumiana jako zastosowanie do określonych zadań obliczeniowych specjalnie zaprojektowanych architektur jest od dawna znana i stosowana w innych obszarach przetwarzania danych. Jednak nieprzerwany rozwój w dziedzinie technologii półprzewodnikowej oraz w obszarze narzędzi do projektowania sprzętu doprowadził do możliwości stosowania tej techniki do zadań tradycyjnie zarezerwowanych dla systemów dużej mocy obliczeniowej. Artykuł prezentuje stosowane przez autorów techniki i metody, dzięki którym możliwe jest osiągnięcie większej wydajności obliczeniowej poprzez wspomaganie realizowanych algorytmów za pomocą specjalnie projektowanych akceleratorów sprzętowych.

EN

In the area of high performance computing hardware acceleration is relatively new method. Undoubtly utilization of custom hardware is well known and widely used in several areas of digital systems. Beside that constant progress in the field of reconfigurable devices and EDA tools enhancement lead to the opportunity to use reconfigurable hardware based acceleration techniques in the area traditionally occupied by general purpose processors. This paper presents some methods used by authors to get higher computation power in scientific computation thanks to custom hardware implemented in programmable devices.

Słowa kluczowe

PL

przyspieszanie obliczeń; układy programowalne; systemy dużej mocy obliczeniowej

EN

computing acceleration; programmable devices; high performance; computing systems

• Wydawca: Wydawnictwa AGH
• Czasopismo: Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
• Rocznik: 2007
• Tom: T. 11, z. 3
• Strony: 149--156
• Opis fizyczny: Bibliogr. 13 poz., tab.

Twórcy

autor

Pietroń M.

• ACK "Cyfronet", Akademia Górniczo-Hutnicza w Krakowie

autor

Russek P.

• ACK "Cyfronet", Katedra Elektroniki, Akademia Górniczo-Hutnicza w Krakowie

autor

Wiatr K.

• ACK "Cyfronet", Katedra Elektroniki, Akademia Górniczo-Hutnicza w Krakowie

Bibliografia

• [1] Dongarra J.J., Jeremy Du Croz, Hammarling S., Duff I.S.: A set of level 3 basic linear algebra subprograms. ACM Trans. On Math. Soft (TOMS), vol. 16, March 1990
• [2] Dou Y., Kuzmanov G.K., Vassiliadis, Gaidadijev G.N.: 64-bit Floating Point FPGA Matrix Multiplication. FPGA'05, Monterey, California, February 2005
• [3] Harrias T., Walke R., Kienhuis B., Deprettere E.: Compilation from Matlab to Process Networks Realized in FPGA. Kluwer Academic Publishers, April 2002
• [4] Karanam R.K., Ravindran A., Mukherjee A., Gibas C, Wilkinson A.B.: Accelerating Scentific Applications Using FPGAs. XCell Journal, Third Quarter 2006
• [5] Prasanna V.K., Zhuo L.: High Performance Linear Algebra Operations on Reconfigurable Systems. Proc. of SuperComputing 2005, Nov. 2005
• [6] Prasanna V.K., Zhuo L: Design Tradeoffs for BLAS Operations on Reconfigurable Hardware. Proc. of the 2005 International Conference on Parallel Processing, Oslo, Norway, June 2005
• [7] Russek P., Wiatr K: The prospect ofcomputing acceleration using reconfigurable logic technology in huge computational power systems. Proc. of IFAC Workshop on Programable Devices and Embedded Systems, PDeS 2006 Brno, 14-16 Feb. 2006
• [8] Russek P., Wiatr K.: Perspektywa przyśpieszania obliczeń instalacjach o wielkich mocach obliczeniowych za pomocą układów logiki rekonfigurowalnej. Półrocznik AGH Automatyka, t. 9, z. 3, 2005
• [9] Underwood K., Hemmert S.: Architectures and APIs: Assessing Reąuirements for Delivering FPGA Performance to Applications. Sandia National Technologies, November 2006
• [10] Wiatr K.: Akceleracja obliczeń w systemach wizyjnych. Warszawa, WNT 2003
• [11] Wiatr K.: Sprzętowe implementacje algorytmów przetwarzania obrazów w systemach wizyjnych czasu rzeczywistego. Kraków, AGH 2002
• [12] Wielgosz M., Jamro E., Wiatr K.: Modułu obliczający funkcją eksponenty implementowanej w układach FPGA. Pomiary Automatyka Kontrola, t. 7 bis, 2007
• [13] Wielgosz M., Jamro E., Wiatr K.: Implementacja w układach FPGA operacji eksponenty dla liczb w standardzie IEEE-754 o podwójnej precyzji. KNWS maj 2007