Softprocesor wizyjny z rekonfigurowalną listą instrukcji

• Autorzy: Kwiatkowski M. , Kołton M. , Russek P. , Wiatr K.

Warianty tytułu

EN

Image softprocessor with reconfigurable instruction set

• Języki publikacji: PL

Abstrakty

PL

Autorzy artykułu prezentują rozwiązanie sprzętowe zrealizowane w układach logiki rekonfigurowalnej FPGA, stanowiące propozycję uniwersalnej platformy służącej do przetwarzania obrazu. Dedykowane rozwiązania sprzętowe są tradycyjnie stosowane w przetwarzaniu obrazu jako alternatywa do metod softwarowych, ponieważ oferują atrakcyjne moce obliczeniowe przy niewielkiej ilość użytych zasobów sprzętowych. Znaną niedogodnością tych metod jest czasochłonność procesu projektowego. Przedstawiony procesor z rekonfigurowalną listą rozkazów stanowi rozwiązanie pośrednie pomiędzy rozwiązaniami sprzętowymi i programowym, oferując uproszczony proces realizacji algorytmu przy atrakcyjnych parametrach czasowych. W artykule zaprezentowano przykładowe zastosowanie procesora do realizacji dyskretnej transformaty kosinusoidalnej.

EN

The Authors present hardware solution implemented in FPGA reconfigurable logic which is a proposal of a universal platform for the image processing. Dedicated hardware is a traditional solution in image processing area as an alternative to the software methods because it offers high processing power/hardware resources ratio. The common disadvantages of that approach is time consuming implementation time. Presented processor with reconfigurable instruction set is a compromise between software and hardware. It offers easier design flow. In the paper discrete cosine transform implementation is presented as an example.

Słowa kluczowe

PL

architektura obliczeniowa; systemy rekonfigurowalne; przetwarzanie obrazu

EN

computational architectures; reconfigurable systems; image processing

• Wydawca: Wydawnictwa AGH
• Czasopismo: Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
• Rocznik: 2006
• Tom: T. 10, z. 3
• Strony: 385--393
• Opis fizyczny: Bibliogr. 12 poz., rys., tab.

Twórcy

autor

Kwiatkowski M.

• Katedra Elektroniki, Akademia Górniczo-Hutnicza w Krakowie

autor

Kołton M.

• Katedra Elektroniki, Akademia Górniczo-Hutnicza w Krakowie

autor

Russek P.

• Katedra Elektroniki, ACK Cyfronet, Akademia Górniczo-Hutnicza w Krakowie

autor

Wiatr K.

• Katedra Elektroniki, ACK Cyfronet, Akademia Górniczo-Hutnicza w Krakowie

Bibliografia

• [1] Barr M.: A Reconfigurable Computing Primer. Multimedia Systems Design, 1998
• [2] Chen W.H., Smith C.H.: Fralick S.: A fast computational algorithm for the discrete cosine transform. IEEE Trans. Commun., vol. COM-25, Sept. 1977, 1004-1009
• [3] Barat F. et al: Low Power Coarse-Grained Reconfigurable Instruction Set Processor. Proceedings of 13-th Internatinal Conference on Field Programmable Logic and Applications Conference, Portugal, 2003
• [4] Dąbrowska A., Wiatr K.: Realizacja Algorytmu Chena i Loeffera transformacjiFDCT w układach FPGA. Automatyka Półrocznik AGH, Kraków, t. 8, z. 3, 2005
• [5] Kiryukhin G.; Celenk M.: Implementation of2D-DCTon XC4000 series FPGA using DFT-based DSFG and DA architectures. Proceedings 2001 International Conference on vol. 3, 7-10, Oct. 2001,302-305
• [6] Metzger P.: Anatomia PC. Helion, Gliwice 2001
• [7] Meyer-Baese U.: Digital Signal Processing with Field Programmable Gate Arrays. Springer, Berlin, 2001
• [8] Skahill K.: Jeżyk VHDL. Warszawa, WNT 2001
• [9] Spyder: www.x2e.de.
• [10] Wiatr K.: Sprzętowe implementacje algorytmów przetwarzania obrazów w systemach wizyjnych czasu rzeczywistego. Kraków, UWND AGH 2002
• [11] Wiatr K.: Akceleracja obliczeń w systemach wizyjnych. Warszawa, WNT 2003
• [12] Xilinx, www.xilinx.com