Potokowe przetwarzanie obrazów w oparciu o środowisko EDK i magistralę OPB

• Autorzy: Jamro E. , Wiatr K.

Warianty tytułu

EN

Pipline image processing employing embedded development kit and on-chip peripheral bus

• Języki publikacji: PL

Abstrakty

PL

Artykuł wprowadza nową architekturę On-chip Pipeline Architecture (OPiAr) służącą do potokowego łączenia modułów niskopoziomowego przetwarzania obrazu w układach programowalnych FPGA. Architektura OPiAr jest oparta na magistrali On-chip Peripheral Bus (OPB) firmy IBM oraz środowiska Embedded Development Kit (EDK) firmy Xilinx i jest modyfikacją architektury DePiAr. Potokowe przetwarzanie obrazów jak to pokazano w przypadku architektury DePiAr zmniejsza dostęp do pamięci zewnętrznej oraz ułatwia wykonywanie podstawowych operacji na obrazie.

EN

This paper introduces a novel architecture denoted as On-chip Pipeline Architecture (OpiAr). The OPiAr is used for pipeline low-level image processing in Field Programmable Gate Arrays (FPGAs). The architecture OPiAr employs On-chip Peripheral Bus (OPB) developed by IBM and Xilinx Embedded Development Kit (EDK) and it is a modification of Dedicated Pipeline Architecture (DePiAr). Pipeline Image processing, as it was shown for the DePiAr, reduces external memory access and facilitates low-level image processing.

Słowa kluczowe

PL

przetwarzanie obrazu; układy FPGA; system-on-chip (SoC)

EN

image processing; field programmable gate array (FPGA); System on Chip (SoC)

• Wydawca: Wydawnictwa AGH
• Czasopismo: Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
• Rocznik: 2006
• Tom: T. 10, z. 3
• Strony: 373--384
• Opis fizyczny: Bibliogr. 7 poz., rys., tab.

Twórcy

autor

Jamro E.

• Katedra Elektroniki, ACK Cyfronet, Akademia Górniczo-Hutnicza w Krakowie

autor

Wiatr K.

• Katedra Elektroniki, ACK Cyfronet, Akademia Górniczo-Hutnicza w Krakowie

Bibliografia

• [1] Xilinx Inc. Embedded Development Kit EDK 8.1 Embeded System Tools Reference Manual www.xilinx.com, Oct. 2005
• [2] IBM Inc. On-Chip Peripherial Bus, Application Specification v.2.1. April 2001
• [3] Xilinx Inc. Embedded Processing http://www.xilinx.com/products/designresources/proccentral
• [4] Jamro E.: Synteza układów z parametrem w języku VHDL na przykładzie kodeka kodu BCH. II Krajowa Konferencja Metody i systemy komputerowe w badaniach naukowych i projektowaniu inżynierskim, Kraków 25-17 X 1999, 39-13
• [5] Wiatr K.: Sprzętowe implementacje algorytmów przetwarzania obrazów w systemach wizyjnych czasu rzeczywistego. Kraków, UWND AGH, 2002
• [6] Jamro E., Wielgosz M., Wiatr K.: Implementacja silnie zrównoleglonej operacji obliczania histogramu w układach FPGA. Computer Methods and Systems 14-16 Nov. 2005, Kraków, Vol. II, 71-76
• [7] Jamro E., Wielgosz M., Wiatr K.: Implementacja Adaptacyjnego Kodera Huffmana w Układach FPGA. Reprogramowalne Układy Cyfrowe, Szczecin 12-13 Maj 2005, 207-214