PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Skalowalna kompresja obrazów metodą Shapiro dla potrzeb systemów wizyjnych czasu rzeczywistego

Autorzy
Wybrane pełne teksty z tego czasopisma
Identyfikatory
Warianty tytułu
EN
Embedded Zero Wavelet coefficient coding method for real-time video codecs
Języki publikacji
PL
Abstrakty
PL
Artykuł podejmuje tematykę kodowania obrazu metodami szczególnie nadającymi się do kodowania obrazów wielkiej rozdzielczości SHD (ang. Super High Definition). Głównym jego przedmiotem jest problem architektur sprzętowych dedykowanych do tego zagadnienia. Przedstawiony został algorytm kodowania EZW (ang. Embedded Zero-tree Wavelet) bazujący ma metodzie kodowania Shapiro, tak zmodyfikowany, aby możliwie uprościć architekturę sprzętową go realizującą. Takie uproszczenie pozwala na implementacje w strukturach FPGA oraz realizację algorytmu w czasie rzeczywistym. Proponowane rozwiązanie zostało oparte na architekturze typu MISD według klasyfikacji Flynna. Architektura ta daje możliwość wydajnej realizacji algorytmu EZW, a jej prostota umożliwia realizację w strukturach FPGA. Publikacja jest wkładem autorów w rozwój architektur typu CCM (ang. Custom Computing Machines).
EN
The issues of video coding based on exceptionally suitable for SHD (Super High Definition) format Shapiro EZW (Embedded Zero-tree Wavelet) algorithm is discussed in this paper. The main aspect is a possibility of building a real time system which is able to process the algorithm. Thus a dedicated architecture for the purpose is concerned. The method presented below is based on EZW method modified such a way to simplify hardware architecture dedicated for its executing. Such a simplification allows to use FPGA technology as a target platform for the system. The MISD (Multiple Instruction-stream Single Data-stream) architecture is suggested as a solution of the problem. The architecture is characterised by high speed execution of the EZW algorithm. Simplicity and performance classify the algorithm for implementation in high capacity programmable FPGA structures. The presented paper is an author's contribution to world's development oj custom computing machines — CCM.
Wydawca
Rocznik
Strony
105--113
Opis fizyczny
Bibliogr. 24 poz., rys.
Twórcy
autor
  • Akademia Górniczo-Hutnicza w krakowie, Wydział EAIiE
autor
  • Akademia Górniczo-Hutnicza w krakowie, Wydział EAIiE
Bibliografia
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-a978e9ba-c712-487c-b88d-0455ec8d7a52
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.