A frame filter IP core for RT-Ethernet monitoring

• Autorzy: Ziębiński A. , Cupek R. , Piękoś P , Huczała Ł

Warianty tytułu

PL

Koncepcja sprzętowej filtracji ramek sieciowych dla dedykowanych urządzeń analizujących sieć Ethernet czasu rzeczywistego

• Języki publikacji: EN

Abstrakty

EN

The novelty of this paper is the concept for an RT-Ethernet Frame Filter that is dedicated for RT network analyzers. In classic network analyzers the hardware part of the analyzer is dedicated for a given network protocol or a set of protocols. The captured frames are selected by the software part of a classic network analyzer. In the proposed solution the authors describe the FPGA-based hardware network TAP which includes an internal filtering structure that may be adjusted during network analyses. This paper clarifies the hardware filtering module concept, together with its principle of operation and introduces a potential solution for RT-Ethernet traffic filtration that is embedded into the FPGA structure as a configurable IP core called an Ethernet Frame Filter.

PL

Artykuł przedstawia koncepcję sprzętowej filtracji ramek sieciowych dla dedykowanych urządzeń analizujących sieć Ethernet czasu rzeczywistego (RT-Ethernet). W klasycznych urządzeniach analizujących sieci, część urządzenia analizującego jest dedykowana dla danego protokołu sieci lub zbioru protokołów. Wychwycone ramki w dalszym etapie są przetwarzane przez klasyczne oprogramowanie urządzenia analizującego sieć. W proponowanym rozwiązaniu autorzy opisują rdzeń filtra ramek Ethernet „RT-Ethernet Frame Filter”, dedykowany dla układów FPGA. Filtr ten pozwala na modyfikację swej wewnętrznej struktury w taki sposób, by mogła być przystosowana do wyspecyfikowanych przez użytkownika dowolnych testów, niezależnie od stosowanych protokołów sieciowych.

Słowa kluczowe

EN

FPGA; IP Core; industrial network; network analyzer; PROFINET; Ethernet

PL

FPGA; sieć przemysłowa; analizator sieci; PROFINET; Ethernet

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2014
• Tom: R. 90, nr 10
• Strony: 219--225
• Opis fizyczny: Bibliogr. 23 poz., rys.

Twórcy

autor

Ziębiński A.

• Politechnika Śląska, Instytut Informatyki, ul. Akademicka 16, 44-101 Gliwice

autor

Cupek R.

• Politechnika Śląska, Instytut Informatyki, ul. Akademicka 16, 44-101 Gliwice

autor

Piękoś P

• ASML B.V., Veldhoven, The Netherlands

autor

Huczała Ł

• Politechnika Śląska, Instytut Informatyki, ul. Akademicka 16, 44-101 Gliwice

Bibliografia

• [1]. Y. Ning, Z. Guo, S. Shen, B.Peng, Design of Data Acquisition and Storage System Based on the FPGA, Procedia Engineering, 29 (2012) pp. 2927-2930
• [2]. Z. Luan, W. Zhang, Y. Zhang, Y. Lu, A new high-speed FPGA and Ethernet Based Embedded Data Acquisition System, IERI Procedia, 2 (2012), pp. 444-449
• [3]. D. Palme Feasibility Study - PROFINET IO Device Integration into a FPGA. Haar, Germany : s.n., July 5, (2007).
• [4]. X. Wang, Y. Lu, L. Zhang, Design and implementation of highspeed real-time data acquisition system based on FPGA, The Journal of China Universities of Posts and Telecommunications, 13 (2006), n.4, 61-66
• [5]. P. Gaj, J. Jasperneite, and M. Felser. “Computer communication within industrial distributed environment - a survey,” Industrial Informatics, IEEE Transactions on, vol. 9, no. 1, pp. 182–189, Feb 2013.
• [6]. R. Cupek, M. Bregulla, and L. Huczala, PROFINET I/O network analyzer, Computer Networks in Springer-Verlag Precedings: Communications in Computer and Information Science, Vol 39, (2009) pp. 242-251,
• [7]. F. Iwanitz, Net diagnosis for Profinet IO, Embedded Systems - Oldenbourg Industrieverlag Munchen, pp. 73-80, (2008)
• [8]. G. Prytz, A Performance Analysis of EtherCAT and PROFINET IRT, Billingstadt, IEEE International Conference on Emerging Technologies and Factory Autiomation, (2008), pp. 408-415,
• [9]. C.R. Clark, C.D. Ulmer, D.E. Schimmel, An FPGA-based network intrusion detection system with on-chip network interfaces, International Journal of Electronics, Vol. 93, No. 6, (2006) pp. 403–420,
• [10]. Y. Wang, Implementation of digital filter by using FPGA, Karawara, Western Australia, Curtin University of Technology, (2005).
• [11]. Song, Haoyu, et al. "Snort offloader: A reconfigurable hardware NIDS filter." Field Programmable Logic and Applications, 2005. International Conference on. IEEE, 2005.
• [12]. netANALYZER http://www.hilscher.com/products_details_hardware.html?p_id=P_52ceb4af60a9b&bs=14
• [13]. Prajapati, Gouri Shankar, and Nilay Khare. "A Framework of aInternet Firewall for IPv6 using FPGA." International Journal of Computer Applications 50 (2012).
• [14]. Wicaksana, Arief, and Arif Sasongko. "Fast and reconfigurable packet classification engine in FPGA-based firewall." Electrical Engineering and Informatics (ICEEI), 2011 International Conference on. IEEE, 2011.
• [15]. Devboards GmbH, DBC3C40 – Cyclone III Development Board, Lohmar: Devboards GmbH, (2008)RMII Consortium.
• [16]. Altera Corporation, Nios II Processor Reference Handbook, San Jose: Altera Corporation, (2008)
• [17]. Z. Navabi, Embedded Core design with FPGAs, McGraw-Hill, (2007)
• [18]. R. Munden, Richard. AISIC and FPGA Verification: A Guide to Component Modeling. San Francisco : Morgan Kaufmann Publishers, (2005). ISBN: 0-12-510581-9.
• [19]. D. Pellerin, St. Thibault, Practical FPGA Programming in C. s.l.: Prentice Hall PTR, (2005). ISBN: 0-13-154318-0.
• [20]. R. Bodenner, S. Thibault Application Note - Using DMA for Data Communications on Altera Nios II Platforms. Kirkland, Washington, United States of America : Impulse Accelerated Technologies, Inc., October 25, (2004).
• [21]. P. Gaj, B. Kwiecień. ‘Useful efficiency in cyclic transactions of Profinet IO’ Studia Informatica, Gliwice 2010, PL ISSN 0208-7286
• [22]. RMII Specification. s.l.: RMII Consortium, 1998.
• [23]. H.M. Frazier, Media independent interface: concepts and guidelines. Jr. San Francisco, CA, USA: Sun Microsyst. Comput. Co., 1995. ISBN: 0-7803-2636-9