Wykorzystanie pseudostanów historii do modelowania sytuacji awaryjnych w maszynie stanów UML

• Autorzy: Bazydło G. , Adamski M. , Stefanowicz Ł.

Warianty tytułu

EN

Use of history pseudostates for modeling the emergency situation in a UML state machine

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono zagadnienia związane z modelowaniem obsługi sytuacji awaryjnych opierając się na metodzie syntezy behawioralnej sterowników logicznych opisanych diagramami maszyny stanowej UML. Szczególną uwagę zwrócono na wykorzystanie pseudostanów historii a także zdarzeń i przejść zakończenia (typu completion event), przejść wysokiego poziomu, stanów końcowych i przejść bezwarunkowych. Celem zaproponowanej metody jest takie przekształcenie modelu hierarchicznej maszyny stanów UML, aby otrzymać opis układu w języku opisu sprzętu Verilog. Metoda została poparta stosownym przykładem układu sterowania.

EN

The paper presents the design methodology for deriving Verilog descriptions from UML state machine diagrams (Figs. 2, 3) in order to capture the behavioral hierarchy in the array structure of an embedded system. The exception handling is introduced at the top level of the graphical specification. As an intuitive example the interrupt is introduced. It illustrates the case of a system failure, when the control is temporarily transferred to exceptional safe and determined behavior. The precise semantic interpretation of the UML 2.4 state machine diagrams ensures, under the proposed structural design rules, that the Verilog description conserves modular properties of an initial specification. The behavioral hierarchy of the UML state machine is directly mapped into a structural hierarchy inside the designed reconfigurable controller. The tree of properly encapsulated submachines allows independent simulation and modification of particular parts of the behavioral model. In the paper the emphasis is put on the support of modeling an emergency situation with use of history pseudostates, high-level transitions and completion events. The way of hardware implementation of storing the information about the previously active state is also presented (Fig. 5). The most important algorithm of the proposed method is illustrated by an appropriate example (Fig. 1).

Słowa kluczowe

PL

UML; maszyna stanów; pseudostan historii; sterownik logiczny

EN

UML; state machine; history pseudostate; logic controller

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2014
• Tom: R. 60, nr 7
• Strony: 513--515
• Opis fizyczny: Bibliogr. 8 poz., rys.

Twórcy

autor

Bazydło G.

• Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki, ul. prof. Szafrana 2, 65-516 Zielona Góra

autor

Adamski M.

• Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki, ul. prof. Szafrana 2, 65-516 Zielona Góra

autor

Stefanowicz Ł.

• Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki, ul. prof. Szafrana 2, 65-516 Zielona Góra

Bibliografia

• [1] OMG. Unified Modeling Language. Superstructure. v2.4.1. www.omg.org/spec/UML/2.4.1, 2011.
• [2] Wood S., Akehurst D., Uzenkov O., Howells W., McDonald-Maier K.: A Model Driven Development Approach to Mapping UML State Diagrams to Synthesizable VHDL. IEEE Transactions on Computers, Vol. 57, No 10, 2008.
• [3] Łabiak G., Karatkevich A..: Metody specyfikacji, syntezy i weryfikacji hierarchicznych diagramów stanów, PAK, nr 7, s. 109-111, 2006.
• [4] Valette R.: Etude comparative de deux outils de représentation: Grafcet et Réseaux de Petri. Le Nouvel Automatisme, nr 3, str. 377-382, 1978.
• [5] Bazydło G., Adamski M.: Specyfikacja hierarchicznej maszyny stanów UML 2.4 i jej automatyczna implementacja w języku Verilog. Przegląd Elektrotechniczny, nr 11, s. 145-149, 2011.
• [6] Bazydło G., Adamski M.: Modelowanie sytuacji awaryjnych w hierarchicznej maszynie stanów UML 2.4 z wykorzystaniem atrybutu historii. Projektowanie, analiza i implementacja systemów czasu rzeczywistego, red. L. Trybus, S. Samolej, Wydaw. Komunikacji i Łączności, s. 41-52, Warszawa, 2011.
• [7] Booch G., Rumbaugh J., Jacobson I.: UML przewodnik użytkownika. WNT, Warszawa, 2001.
• [8] Bazydło G.: Synteza behawioralna sterowników rekonfigurowalnych na podstawie modelu maszyny stanowej UML. PAK, Nr 7, s. 508-510, 2009.