Reduction of the Memory Size in the Microprogrammed Controllers

• Autorzy: Adamski M. , Barkalov A. , Wiśniewski R. , Lipiński J.

Warianty tytułu

PL

Redukcja pojemności pamięci w sterownikach mikroprogramowanych

• Języki publikacji: EN

Abstrakty

EN

The method of reduction of the control memory size in the microprogrammed controllers is proposed in the article. The idea is based on the hypergraph theory. The concurrent microoperations are encoded together thus the total volume of the memory is reduced. In order to receive the proper microinstruction, an additional module – microinstruction decoder is also prepared. The idea of the proposed method is illustrated by an example. Moreover, the result of performed experimental investigations is presented, as well.

PL

W artykule zaproponowano metodę redukcji pojemności pamięci sterowników mikroprogramowanych. Metoda bazuje na teorii hipergrafów. Mikrooperacje parami kompatybilne są kodowane wspólnie, dzięki czemu redukcji ulega całkowita pojemność pamięci sterownika mikroprogramowanego. Do struktury układu wprowadzono dodatkowy moduł, dekodera mikroinstrukcji. Jednostka ta jest odpowiedzialna za odkodowanie pierwotnych danych. Idea proponowanej metody zilustrowano przykładem. Ponadto, przeprowadzono także badania eksperymentalne, których celem była weryfikacja skuteczności proponowanej metody. Wyniki badań pokazują, że pierwotna pamięć sterownika jest redukowana średnio o 21%.

Słowa kluczowe

EN

hypergraph; microprogrammed controller; reduction; microinstruction

PL

hipergraf; sterownik mikroprogramowany; redukcja; konwerter adresów

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2013
• Tom: R. 89, nr 11
• Strony: 114--117
• Opis fizyczny: Bibliogr. 19 poz., rys., tab.

Twórcy

autor

Adamski M.

• Uniwersytet Zielonogórski

autor

Barkalov A.

• Uniwersytet Zielonogórski

autor

Wiśniewski R.

• Uniwersytet Zielonogórski

autor

Lipiński J.

• Uniwersytet Zielonogórski

Bibliografia

• [1] De Micheli G., Synthesis and Optimization of Digital Circuits, McGraw-Hill, New York, NY, (1994)
• [2] Doligalski M., Adamski M., Hierarchical configurable Petri net modeling in VHDL, International Journal of Electronics and Telecommunications, 58 (4), (2012), pp. 397-402
• [3] Gajski D., Principles of Digital Design, Prentice Hall, Upper Saddle River, NJ, (1996)
• [4] Kania D., The Logic Synthesis for the PAL-based Complex Programmable Logic Devices, Lecture Notes of the Silesian University of Technology (in Polish), Gliwice, (2004)
• [5] Maxfield C., The Design Warrior's Guide to FPGAs, Academic Press, Inc., Orlando, FL, (2004)
• [6] Sentovich, E.M., Sequential Circuit Synthesis at the Gate Level, Ph.D. thesis. Chair-Robert K. Brayton, (1993)
• [7] Baranov S.I., Logic Synthesis for Control Automata, Kluwer Academic Publishers, Boston, MA, (1994)
• [8] Łuba T., Synthesis of Logic Devices, Warsaw University of Technology Press (in Polish), Warsaw, (2005)
• [9] Adamski M., and Barkalov A., Architectural and Sequential Synthesis of Digital Devices, University of Zielona Góra Press, Zielona Góra, (2006)
• [10] Barkalov A., and Titarenko L., Logic synthesis for FSM-based control units, Lecture Notes in Electrical Engineering, Vol. 53. Springer-Verlag, Berlin, (2009)
• [11] Wiśniewska M., Wiśniewski R., and Adamski M., Reduction of the microinstruction lenght in the designing process of microprogrammed controllers, Electrical Review, 85 (7) (2009), 203–206
• [12] Wiśniewski R., Synthesis of compositional microprogram control units for programmable devices, Lecture Notes in Control and Computer Science, Vol. 14. University of Zielona Góra Press, Zielona Góra, 2009
• [13] Berge C., Graphs and Hypergraph, North-Hols.r Mathematical Library, Amsterdam (1976)
• [14] Wiśniewska M., Application of hypergraphs to the decomposition of the discrete-systems, PhD thesis, University of Zielona Góra, (2011)
• [15] Adamski M., Wiśniewska M., Wiśniewski R., Stefanowicz Ł., Application of hypergraphs to the reduction of the memory size in the Microprogrammed Controllers with Address Converter, Electrical Review, 8 (2012), 134–136
• [16] Robertson E.L., Microcode bit optimization is NP-complete, IEEE Trans. Comput., C-28 (1979), pp. 316–319
• [17] Grobelna I., Formal verification of embedded logic controller specification with computer deduction in temporal logic, Electrical Review, 12a (2011), 40-43
• [18] Milik A., Hrynkiewicz E., Synthesis and implementation of reconfigurable PLC on FPGA platform, International Journal of Electronics and Telecommunications, 58 (1) (2012), 85–94
• [19] Kołopieńczyk M., Application of adress converter for decreasing memory size of CMCU with code sharing, Lecture Notes in Control and Computer Science, Vol. 12. University of Zielona Góra Press, Zielona Góra, (2008)