Rekonfigurowalny moduł akwizycji i transmisji obrazów dla systemów monitoringu wizyjnego

• Autorzy: Komorkiewicz M. , Gorgoń M.

Warianty tytułu

EN

A reconfigurable image acquisition and transmission module for video surveillance systems

• Języki publikacji: PL

Abstrakty

PL

W artykule opisano działający w czasie rzeczywistym sprzętowy moduł do odbioru strumienia wizyjnego z kamery HDMI, zmiany rozdzielczości obrazu oraz dalszej jego transmisji przy wykorzystaniu sieci Ethernet (1 Gbps). Aby możliwe było ograniczenie kosztów oraz wykorzystanie zaprezentowanego modułu w urządzeniach wbudowanych, na żadnym etapie przetwarzania nie jest wykorzystywane buforowanie danych w zewnętrznej pamięci. W ramach prac zostało przebadane, jak parametry transmisji (rozmiar obrazu, maksymalny rozmiar pakietów) wpływają na jej przepustowość. Omówiono budowę każdego z modułów, zużycie zasobów FPGA całego systemu, rozpraszanie mocy, a także przykładowe rezultaty działania na płycie ewaluacyjnej SP605 firmy Xilinx.

EN

Automated video surveillance systems are an important means of providing security. In projects such as SIMPOZ, INDECT or VIRAT the main tendency was to replace the human operator in a tedious task of video analysis. Because computer vision algorithms demand a lot of computational power, reconfigurable devices are often used for this type of applications. In the paper a module for video acquisition and transmission for a reconfigurable device is presented. It is the basic component of a reconfigurable based video surveillance system. An FMC card is used to allow FPGA to receive a video from the HDMI source (other FMC cards can be used if needed). In the next step, the image is streamed to module which scale it down. This operation is necessary to meet the bandwidth of transmission media and other modules processing capabilities. A hardware module provides Ethernet communication with 1 Gbps speed. Packet forming, checksum computation, ARP requests, IP and UDP protocols are realized in hardware using several finite state machines. The images or data obtained from analysis are transferred in UDP packets. The proposed system can process both grayscale and color images. The idea was verified using the Xilinx SP605 board with a low power Spartan 6 device.

Słowa kluczowe

PL

transmisja obrazów; zmiana rozdzielczości; układy rekonfigurowane; systemy monitoringu wizyjnego

EN

image transmission; image resizing; reconfigurable devices; video surveillance systems

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2013
• Tom: R. 59, nr 8
• Strony: 821--823
• Opis fizyczny: Bibliogr. 14 poz., rys., tab., wykr., wzory

Twórcy

autor

Komorkiewicz M.

• AGH Akademia Górniczo-Hutnicza, Wydział EAIIB, Katedra Informatyki i Inżynierii Biomedycznej, Al. Mickiewicza 30, 30-059 Kraków

autor

Gorgoń M.

• AGH Akademia Górniczo-Hutnicza, Wydział EAIIB, Katedra Informatyki i Inżynierii Biomedycznej, Al. Mickiewicza 30, 30-059 Kraków

Bibliografia

• [1] GigE Vision video streaming and device control over Ethernet standard version 2.0, AIA, Ann Arbor, Michigan, November 2011.
• [2] Broad Agency Announcement Video and Image Retrieval and Analysis Tool BAA 08-20 03, DARPA , Arlington Virginia, March 2008.
• [3] High-definition multimedia interface specification version 1.3, HDMI Licensing LLC, Sunnyvale, California, June 2006.
• [4] INDECT description of system architecture 2.2, The INDECT Consortium, October 2010.
• [5] SP 605 Hardware User Guide UG526 v1.8, Xilinx Inc., Sunnyvale, California, September 2012.
• [6] Chmiel W., Kwiecień J., Mikrut Z.: Realization of scenarios for video surveillance, Automatyka (3), 2012.
• [7] Herrmann F. L., Perin G., de Freitas J. P. J., Bertagnolli R. and dos Santos Martins J. B.: A Gigabit UDP/IP Network Stack in FPGA, 16th IEEE International Conference on Electronics, Circuits, and Systems ICECS 2009 , pp. 836-839, December 2009.
• [8] Hongbin Sun, Longjun Liu, Qiubo Chen, Baolu Zhai, Nanning Zheng: Design and implementation of a video display processing SoC for full HD LCD TV, International SoC Design Conference (ISOCC), pp. 297-300, 4-7 November 2012.
• [9] Khalilzad N. M., Yekeh F., Asplund L., Pordel M.: FPGA implementation of real-time Ethernet communication using RMII interface, IEEE 3rd International Conference on Communication Software and Networks (ICCSN), pp. 35-39, May 2011.
• [10] Llamocca D., Pattichis, M., Vera G. A.: A dynamic computing platform for image and video processing applications, Conference Record of the Forty-Third Asilomar Conference on Signals, Systems and Computers, pp. 412-416, November 2009.
• [11] Perez J. M., Sanchez P, Martinez M.: Low-cost Bayer to RGB bilinear interpolation with hardware-aware median filter, 16th IEEE International Conference on Electronics, Circuits, and Systems ICECS 2009, pp. 916-919, December 2009.
• [12] Salman A. H., Adiono T., Cahyadi W. A, Kurniawan Y.: SOC design and FPGA implementation of Digital TV receiver, 7th International Conference on Telecommunication Systems, Services, and Applications (TSSA), pp. 125-129, October 2012.
• [13] Villalpando C. Y., Morfopolous A., Matthies L., Goldberg S.: FPGA implementation of stereo disparity with high throughput for mobility applications, IEEE Aerospace Conference, pp. 1-10, March 2011.
• [14] Zemčík P., Přibyl B., Žádník M., Korček P.: Fast and Energy Efficient Image Processing Algorithms using FPGA, Workshop of 21th Conference on Field Programmable Logic and Applications, Chania, 2011.