

DOI:10.5604/20830157.1109384

UKŁAD BADAWCZY PRZEZNACZONY DO ANALIZY SYNCHRONIZACJI PRZEKSZTAŁTNIKÓW SIECIOWYCH PODCZAS ZAPADÓW NAPIĘCIA

Dariusz Zieliński

Politechnika Lubelska, Katedra Napędów i Maszyn Elektrycznych

Streszczenie. Efektywne wykorzystanie źródeł energii odnawialnej jest zagadnieniem coraz częściej poruszonym, z uwagi na rosnące wymagania stawiane przez użytkowników, głównie pod kątem czasu zwrotu inwestycji oraz niezawodności komponentów wchodzących w skład systemu. W tym celu należy maksymalizować sprawność układów przekształtnikowych oraz dostosować do pracy z dynamicznie zmieniającymi się parametrami sieci elektroenergetycznej (np. poprzez stosowanie złożonych algorytmów sterowania wektorowego). Takie działania prowadzą do efektywnego przekształcania energii elektrycznej oraz bezpiecznej pracy nawet podczas silnych zakłóceń pochodzących od sieci elektroenergetycznej. W artykule autor skupia się na niezwykle istotnym elemencie systemu przekształtnikowego jakim jest algorytm synchronizacji falownika z siecią (PLL). Przedstawione zostaną wyniki badań algorytmu PLL symulowanego w środowisku Matlab/Simulink oraz zostanie dokonane porównanie wyników symulacyjnych z wynikami uzyskanymi podczas badania rzeczywistego przekształtnika współpracującego z modelem sieci. Atrakcyjność przedstawianego artykułu podnosi zastosowanie autorskiego emulatora sieci elektroenergetycznej.

Słowa kluczowe: emulator, dSPACE, zaburzenia sieci, PLL

THE LABORATORY SYSTEM TO ANALYZING POWER INVERTERS DURING VOLTAGE SAG

Abstract. The effective usage of the renewable energy is the topic that nowadays is more and more frequently discussed due to the fact that the demands made by the users concerning the payback period and the reliability of the components parts are constantly increasing. To achieve this, it is advisable to maximally increase the effectiveness of the converting systems and adjust them to the operation with the dynamically variable parameters of the power grid (i.e. by the application of the complex algorithms of vector steering). Such solutions lead to the effective conversion of the energy and the safe operation even during strong interference coming from the power grid. In the article, the author focuses on the important element of the converting system which is the synchronizing algorithm of the converter with the network (PLL). The article provides the results of the research conducted on the PLL algorithm simulated in the Matlab/Simulink software. Moreover, it outlines the comparison between the simulation results and the results obtained during the research on the real converter cooperating with the network model. The attractiveness of the presented article is increased by the application of the authorial emulator of the power grid.

Keywords: emulation system, dSPACE, disturbance of the grid, PLL

Wstęp

Podczas projektowania przekształtników trójfazowych wykorzystywane są symulatory obwodów elektrycznych, tj. Simulink, Pspice, Electronic Workbench. Wykorzystanie tych narzędzi pozwala na sprawdzenie w sposób przybliżony, jak będzie zachowywało się projektowane urządzenie. Takie podejście do projektowania jest efektywne, ale posiada znaczącą wadę – modele symulacyjne w większości przypadków znacznie są uproszczone, przyjmując założenia linearyzujące oraz pomijając pewne własności projektowanego układu. Przykładem takich działań może być pominięcie wpływu kwantowania przetworników analogowo-cyfrowych, przesunięć fazowych, opóźnień transmisji danych i fluktuacji napięcia sieci. Wynikiem tych uproszczeń jest stworzenie algorytmu dobrze pracującego w systemie wirtualnym np. w środowisku Matlab/Simulink, a po zaimplementowaniu do systemu opartego o układ FPGA model przestaje działać lub nie radzi sobie z nieprzewidzianymi zakłóceniami. W przypadku projektowania drogich systemów przekształtnikowych, szczególnie pracujących na napięciu WN, przeprowadzenie symulacji komputerowej jest niewystarczające. Surowe normy, opisujące dołączenia przekształtnika do sieci, wymuszają przeprowadzenie dużej liczby badań na obiektach rzeczywistych. W takich przypadkach postępowanie polega na zbudowaniu modelu pracującego na niskim napięciu, a następnie przeprowadza badania z uwzględnieniem zaburzeń w sieci [4].

Artykuł proponuje rozwiązanie w postaci układu emulacji sieci trójfazowej. Urządzenie to pozwala zwiększyć niezawodność projektowanych przekształtników oraz umożliwia uniknięcie błędów związanych z upraszczaniem symulowanych obwodów. Głównymi funkcjami emulatora są:

- generowanie sygnału trójfazowego,
- dodawanie do emulowanego sygnału wyższych harmonicznych,
- modelowanie zapadów napięcia sieci,
- modelowanie drgań styków wyłącznika zainstalowanego na wyjściu przekształtnika,

- modelowanie niejednoczesności załączeń poszczególnych noży wyłącznika.

Emulator sieci trójfazowej jest sprzężony ze środowiskiem Matlab/Simulink za pośrednictwem systemu czasu rzeczywistego dSPACE. Taka konfiguracja tworzy możliwość szybkiego przejścia od symulacji komputerowej do badań projektowanego przekształtnika. Dzięki zastosowaniu emulatora jest możliwe zbadanie wpływu opóźnień transmisji oraz kwantyzacji przetwarzanego sygnału na pracę algorytmu w warunkach zbliżonych do rzeczywistych. To rozwiązanie pozwala na minimalizację kosztów finansowych na działania badawcze, przyspiesza operacje prototypowania układów i umożliwia wczesne wykrycie większości stanów niestabilnych badanego urządzenia lub algorytmu.


1. Omówienie platformy sterującej emulatorem

Istnieje wiele platform umożliwiających generowanie oraz analizę złożonych sygnałów analogowych. Zśród przodujących można wymienić: dSPACE, Labview, układy DSP firm Texas Instruments lub STM. Na szczególną uwagę zasługuje system czasu rzeczywistego dSPACE wraz z oprogramowaniem ControlDesk oraz procesory DSP z rodziny C5000 firmy Texas Instruments oprogramowywane oraz debugowane z pomocą środowiska Code Composer Studio. Do celów kontroli parametrów emulatora wraz z badanym falownikiem zastosowano system czasu rzeczywistego dSPACE. Podczas wyboru platformy autor zwrócił uwagę na szybkość odświeżania i akwizycji danych. Istotnym czynnikiem jest również kompatybilność platformy ze środowiskami takimi jak: Matlab/Simulink, kompilatorem języka C oraz przyjazny i niezwykle ergonomiczny interfejs użytkownika. Struktura systemu dSPACE ma budowę modularną. Do pracy systemu zaangażowano trzy karty procesorowe (RTI 1006, DS2101 oraz DS2001). Jądem całego systemu dSPACE jest moduł 1006 wyposażony w cztery rdzenie fizyczne AMD o częstotliwości taktowania 2,8GHz oraz 1Gb pamięci operacyjnej RAM. Rdzenie pracują całkowicie niezależnie względem siebie, co skutkuje możliwością uruchomienia do czterech różnych

aplikacji czasu rzeczywistego. Omawiany projekt wykorzystuje dwa rdzenie procesora AMD:

- aplikacja sterująca, oraz kontrolująca parametry emulatora sieci wraz z generatorem zakłóceń sieci,
- badany algorytm (obwód synchronizacji falownika z siecią PLL) wraz z strukturą sterowanie wektorowego VOC.


Aplikację sterującą emulatorem zbudowano w Simulinku. Składa się z dużej liczby generatorów przebiegów odkształconych powiązanych ze sobą za pomocą logiki kontrolnej. Przykładowy uproszczony generator trzeciej oraz piątej harmonicznej służący do testowania algorytmu PLL przedstawiono na rys. 1. W celu zwiększenia funkcjonalności nałożono maskę na algorytm sterujący emulatorem (rys. 2) zaprojektowaną w programie ControlDesk.



Rys. 1. Uproszczony schemat generacji wyższych harmonicznych wraz z badanym algorytmem PLL

Wyniki pracy algorytmu wyprowadzono na zewnątrz systemu dSPACE za pomocą dwóch specjalizowanych kart procesorowych. Pierwsza karta składa się z 5 niezależnych przetworników DAC o rozdzielczości 14 bitów. Za pomocą tej karty wyprowadzone zostały sygnały sterujące trzech poszczególnych faz emulatora. Kolejna karta zawiera w swojej strukturze przetworniki ADC. W projekcie wykorzystano dwanaście kanałów. Pierwsze sześć dokonuje pomiarów prądów i napięć w poszczególnych fazach emulatora, a kolejne trzy mierzą parametry sieci w miejscu dołączenia badanego falownika do emulowanej sieci. Wyniki pomiarów ADC są gromadzone na dysku komputera, a następnie poddane zostają obróbce DSP za pomocą algorytmu napisanego przy użyciu programu Matlab. Wyniki pomiarów z przetworników ADC są również przekazywane do szybkich komparatorów, które sprzęgnięto z obwodami sterującymi obydwoma urządzeniami. Zastosowanie komparatorów ma na celu wykrycie sytuacji przeciążenia prądowego lub zwarcia, co skutkuje pewną ochroną emulatora jak również badanej energoelektroniki poprzez niezwłoczne odcięcie

sygnałów sterujących w obydwu urządzeniach oraz w szczególnych sytuacjach odłączeniem zasilania.




Rys. 2. Maska aplikacji sterującej wykonana w programie ControlDesk


Na uwagę zasługuje sam sposób sterowania poszczególnymi przetwornikami ADC. Mogą być wyzwalane w wielu konfiguracjach. Przykładowo wyzwolenia można dokonywać z pewnym małym interwałem czasowym. Taki pomiar umożliwia uzyskanie powtarzalnego wyniku, gdyż właściwy pomiar odbywa się w stanie ustalonym. Można również wyróżnić pracę z pomiarem synchronicznym 20 MHz, która ma na celu odwzorowanie wartości chwilowej przebiegu mierzonego. Elastyczność pracy przetworników, uśrednianie pomiarów oraz wybór rozdzielczości pozwala na zbliżenie warunków pomiaru do pracy rzeczywistej układu. Modelowanie przesunięcia fazowego pomiędzy pomiarami, a także zastosowanie rzeczywistych układów pomiarowych, takich jak: przekładniki prądowe i napięciowe, drastycznie zwiększa niezawodność projektowanych układów przekształtnikowych, jak również pozwala na oszacowanie stabilności układu.

2. Budowa emulatora sieci trójfazowej

Głównym zadaniem układu jest emulowanie sieci elektroenergetycznej podczas stanów przejściowych. Elementem wykonawczym emulatora jest trójfazowy analogowy koniec mocy. Konstrukcję oparto o specjalizowany sterownik LME 49810, który steruje grupą tranzystorów bipolarnych. Wzmacniacz zbudowano jako układ dwupoziomowy. Poniższy rysunek przedstawia jeden z trzech końców mocy:



Rys. 3. Schemat jednofazowego modułu mocy zbudowanego na bazie układu LME49810



Rys. 4. Schemat blokowy emulatora sieci trójfazowej

Zdecydowano się na układ analogowy z uwagi na małe zniekształcenie sygnału sterującego oraz bardzo dobre parametry dynamiczne. To pozwala na generowanie złożonych zakłóceń takich jak przepięcia oraz mikro zapady napięcia. Układ modelowy osiągnął moc 2000 W na jeden kanał. Układ wzmacniający zasila modele sieci elektroenergetycznej niskiego napięcia. Model sieci składa się z modułów łatwo rekonfigurowanych do potrzeb aktualnych badań. Moduły zawierają elementy liniowe modelujące impedancję sieci elektroenergetycznej, jak również elementy nieliniowe np. tyrystory które pozwalają przy odpowiednim sterowaniu wytworzyć zakłócenia typu karb rys. 5. Zastosowanie tablicy styczników pozwala na szybką rekonfigurację modelu sieci, zmianę liczby modułów podczas pracy układu takich jak: przejście do pracy z obwodem nieliniowym. By umożliwić poprawną pracę układu trzeba połączyć emulator ze źródłem sygnału trójfazowego. Omawiana aplikacja korzysta z platformy sprzętowej dSPACE, o której była mowa w rozdziale 2. Schemat blokowy przedstawiony na rys. 4 pokazuje koncepcję emulatora.


Stosowanie emulatora wymaga zbudowania odpowiedniego bloku generującego w programie Simulink, oraz przesłanie do platformy czasu rzeczywistego dSPACE wygenerowanego po kompilacji kodu wynikowego. Do celów badawczych buduje się kompletne bloki w postaci struktury emulującej zakłóceń. Struktura taka generuje serie zakłóceń charakterystycznych dla sieci przesyłowej. Informacja zwrotna w postaci prądów i napięć jest poddawana obróbce DSP oraz zapisywane są na dysku twardym komputera. Takie postępowanie pozwala również stworzyć bazę danych opisującą zdarzenia. Zdarzenia są archiwizowane w postaci tabelarycznej. Struktura ta zawiera informacje o czasie zaistniałego zdarzenia, oraz warunki w jakich falownik poddany został testom. Dane w postaci tabel pozwalają na szybką analizę jak również wyróżnienie sytuacji, w której dany algorytm nie spełnił oczekiwań lub wykazał istnienie błędu.

3. Wyniki badań

Do potwierdzenia otrzymanych w symulacjach wyników wykorzystano stanowisko laboratoryjne oparte o trójfazowy w pełni sterowalny przekształtnik z regulacją wektorową typu VOC oraz autorski emulator sieci trójfazowej. Sprawne przeprowadzenie testów z różnymi algorytmami PLL uzyskano dzięki zastosowaniu systemu dSPACE, który umożliwia niemal bezpośrednią implementację algorytmów. Dla przykładu wybrano algorytm SRF-PLL. Przy prawidłowym działaniu sieci zasilającej

algorytm ten jest w stanie bardzo dokładnie określić kąt synchronizacji θ , a tym samym i częstotliwość napięcia zasilania co przedstawiono na rysunku 5.


Natomiast wprowadzenie do sieci zakłócenia generowanego przez sterowany prostownik tyrystorowy zasilający obcowzbudny silnik prądu stałego, powoduje zniekształcenie zwane „karbem” rys. 6 i 7. Ten typ zakłóceń powstaje podczas złożonej komutacji tyrystorów i powoduje drastyczne pogorszenie warunków synchronizacji pobliskich przekształtników z siecią rys. 7 [1].




Rys. 5. Oscylogram napięcia poszczególnych faz sieci oraz sygnał generowany przez algorytm SRF-PLL

Algorytm PLL generuje sygnał piłokształtny o amplitudzie maksymalnej 2π . Na oscylogramie widać, że nie jest to idealny sygnał piłokształtny, powstają przeregulowania w momencie skokowej zmiany amplitudy, a co najważniejsze sygnał synchronizacji PLL nie jest w fazie z napięciem sieci [2]. Sytuacja się pogarsza w momencie dodania do sygnału piątej harmonicznej rys. 8. W tym przypadku algorytm PLL utracił synchronizację, co w najgorszym przypadku mogłoby doprowadzić do zwarcia pomiędzy falownikiem, a siecią sztywną [3].


Kolejną grupą badań które trzeba wyróżnić jest badanie zachowania algorytmu PLL na asymetrię wyłączników poszczególnych faz. Na poniższym oscylogramie rys. 9 przedstawiono okresowe załączanie oraz wyłączanie algorytmu SRF-PLL do sieci za pośrednictwem asymetrycznego wyłącznika zbudowanego na bazie trzech przekładników.




Rys. 6. Oscylogram przedstawiający wygenerowane sztucznie zakłócenie typu „karb”



Rys. 7. Oscylogram napięcia odkształconego typu „karb” oraz odpowiedź układu SRF-PLL



Rys. 8. Na rysunku przedstawiono oscylogram przedstawiający wprowadzenie wyższych harmonicznych do sieci trójfazowej wraz z odpowiedzią układu synchronizacji



Rys. 9. Oscylogram przedstawiający asymetrię noży wyłącznika mocy

Podczas takiego testu łatwo można zweryfikować nastawy algorytmów PI wchodzących w skład badanego algorytmu. W przypadku zbyt dużych wartości nastaw członu P i I sygnał piłokształtny wpada w oscylacje a także zmienia fazę sygnału. A to zazwyczaj prowadzi do awarii przekształtnika.

4. Wnioski

W artykule przedstawiono rozwiązanie układu emulacji sieci elektroenergetycznej wraz z przykładowymi wynikami pracy układu. Układy emulacji znacząco poprawiają niezawodność projektowanych algorytmów, przyspiesza pracę badawczą a także weryfikują pracę algorytmu w warunkach zbliżonych do rzeczywistych.

Dzięki zastosowaniu emulatora jest możliwe zbadanie wpływu opóźnień oraz kwantyzacji przetwarzanego sygnału na pracę algorytmu, a także zbliżenie warunków testowanego algorytmu do warunków rzeczywistej pracy. To rozwiązanie pozwoli na minimalizację kosztów działań badawczych oraz umożliwi wczesne wykrycie wszystkich stanów nieustalonych badanego urządzenia lub algorytmu. Stosowanie programowanej serii zakłóceń zwielaokrotnie niezawodność projektowanego algorytmu synchronizacji.

Podczas badań dokonano weryfikacji wyników. W większości przypadków potwierdziły one własności zauważone podczas symulacji. Różnice wynikały z pewnych uproszczeń programu symulacyjnego model sieci elektroenergetycznej, a zwłaszcza jej własności dynamicznych. Podkreślić należy, że na stanowisku badawczym zastosowano oryginalny emulator sprzętowy sieci elektroenergetycznej, posiadający własności dynamiczne, analogiczne jak w rzeczywistych systemach sieci energetycznych.

Literatura

- [1] Camargo, R. F. de; Pinheiro, H.: Synchronisation method for three-phase PWM converters under unbalanced and distorted grid. w: IEEE Proc., Electr. Power Appl. 153 (5), 2006, s. 763.
- [2] Golestan, Saeed; Monfared, Mohammad; Freijedo, Francisco D.: Design-Oriented Study of Advanced Synchronous Reference Frame Phase-Locked Loops. w: IEEE Trans. Power Electron. 28 (2), 2013, s. 765–778.
- [3] Renders, B.; Ryckaert, W. R.; Gussemé, K. de; Stockman, K.; Vandeveldel, L.: Improving the voltage dip immunity of converter-connected distributed generation units. w: Renewable Energy 33 (5), 2008, s. 1011–1018.
- [4] Sannino, A.; Bollen, M.H.J.; Svensson, J.: Voltage Tolerance Testing of Three-Phase Voltage Source Converters. w: IEEE Trans. Power Delivery 20 (2), 2005, s. 1633–1639.

Mgr inż. Dariusz Zieliński
e-mail: shadow031@gmail.com

Absolwent Wydziału Elektrotechniki i Informatyki Politechniki Lubelskiej (2013). Obecnie uczestnik studiów doktoranckich. Zainteresowania naukowe obejmują energoelektroniczne przekształtniki o wysokich parametrach dynamicznych. Stosowane techniki badawcze to m.in. prototypowania z wykorzystaniem środowiska dSpace, Matlab-Simulink oraz szeregu innych narzędzi informatycznychsprzętowych.



otrzymano/received: 17.05.2014

przyjęto do druku/accepted: 29.05.2014