CMCU model with base structure dedicated for CPLD systems

• Autorzy: Barkalov A. , Titarenko L. , Smoliński Ł.

Identyfikatory

DOI

10.12915/pe.2014.12.06

Warianty tytułu

PL

Model CMCU o bazowej strukturze dedykowany dla układów CPLD

• Języki publikacji: EN

Abstrakty

EN

The method of hardware reduction presented in this work is intended for the compositional microprogram control unit (CMCU) implemented in the complex programmable logic device (CPLD). This method is based on applying more than one data source in generating the CMCU states and the microinstruction address.

PL

W artykule przedstawiona została metoda zmniejszenia powierzchni sterowników sprzętowych realizowanych w układach typu CPLD. Metoda bazuje na wykorzystaniu więcej niż jednego źródła danych przy generowaniu stanu układu oraz adresu mikroinstrukcji.

Słowa kluczowe

EN

CPLD; CMCU; UFM; PAL

PL

CPLD; CMCU; UFM; PAL

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2014
• Tom: R. 90, nr 12
• Strony: 25--29
• Opis fizyczny: Bibliogr. 28 poz., rys., schem., wykr.

Twórcy

autor

Barkalov A.

• University of Zielona Góra

autor

Titarenko L.

• University of Zielona Góra

autor

Smoliński Ł.

• University of Zielona Góra

Bibliografia

• [1] V. Salauyou, T. Grześ: FSM State Assignment Methods for Low-Power Design, IEEE Computer Society, 2007.
• [2] T. Łuba: Synthesis of Logic Devices, Warsaw University of Technology Press (in Polish), 2004.
• [3] S. Baranov: Logic Synthesis for Control Automata, Kluwer Academic Publishers, 1994.
• [4] G. DeMicheli: Synthesis and Optimization of Digital Circuits, McGraw-Hill, 1994.
• [5] A. Milik, E. Hrynkiewicz: Synthesis and implementation of reconfigurable PLC on FPGA platform, International Journal of Electronics and Telecommunications, 2012.
• [6] A. Barkalov, M. Węgrzyn: Design of control units with programmable logic, University of Zielona Gora Press, 2006.
• [7] A. Klimowicz, V. Salauyou: The synthesis of combined mealy and moore machines structural model using values of output variables as codes of states, Digital System Design, 2012.
• [8] E. Monmasson, L. Idkhajine, M.N. Cirstea: FPGAs in Industrial Control Applications, Industrial Informatics, IEEE Transactions on, 2011.
• [9] D. Kania: The Logic Synthesis for the PAL-based Complex University of Technology (in Polish), 2004.
• [10] R. Czerwinski, D. Kania: Area and Speed Oriented Synthesis of FSMs for PAL-based CPLDs, Microprocess. Microsyst., 2012.
• [11] M. Kubica, D. Kania: Synteza logiczna zespołu funkcji ukierunkowana na minimalizacj˛e liczby wykorzystywanych blokow logicznych PAL w oparciu o zmodyfikowany graf wyj´s´c, Pomiary Automatyka Kontrola, 2011.
• [12] Altera: Max II device handbook. [web page] http://www. altera.com/literature/hb/max2/max2_mii5v1.pdf. [Accessed on 5 May. 2014.].
• [13] R. Czerwinski, D. Kania: Synthesis of finite state machines for CPLDs, International Journal of Applied Mathematics and Computer Science, 2009.
• [14] B. Prem Anand, C.G. Saravanan: Development of research engine control unit using fpga - based embedded control system, Journal of KONES Powertrain and Transport, 2012.
• [15] A. Barkalov, L. Titarenko: Logic Synthesis for Compositional Microprogram Control Units, Springer, 2008.
• [16] Altera: Using the UFM in MAX II devices. [web page] www.al tera.com/literature/an/an489.pdf. [Accessed on 5 May. 2014.].
• [17] Cypress: Delta39K ISR CPLD Family. [web page] http:// pdf.datasheetcatalog.com/datasheet2/9/0pfaeyx 4ushkk0zzjksaycgxhqky.pdf. [Accessed on 5 May. 2014.].
• [18] A. Barkalov, L. Titarenko, L. Smoli´ nski: Optimization of control unit based on construction of CPLD, Pomiary, Automatyka, Kontrola, 2012.
• [19] A. Barkalov, L. Titarenko, L. Smoli´ nski: Optimization of microprogram control unit with code sharing, Proceedings of IEEE East-West Design and Test Symposium - EWDTS, 2011.
• [20] S. Baranov: Logic and system design of digital systems, TUT Press, 2008.
• [21] M. Adamski, A. Barkalov: Architectural and Sequential Synthesis of Digital Devices, University of Zielona Gora Press, 2006.
• [22] M. Wiśniewska, R. Wi´sniewski, M. Adamski: Reduction of the microinstruction lenght in the designing process of microprogrammed controllers, Przegla˛d Elektroniczny, 2009.
• [23] R. Wiśniewski: Synthesis of compositional microprogram control units for programmable devices, University of Zielona Gora Press, 2009.
• [24] C. Maxfield: The Design Warrior’s Guide to FPGAs, Elseveir, 2004.
• [25] A. Barkalov, L. Titarenko: Logic Synthesis for FSM - based Control Units, Springer, 2009.
• [26] M. Kołopieńczyk: Application of adress converter for decreasing memory size of CMCU with code sharing, Lecture Notes in Control and Computer Science, 2008.
• [27] J. Bieganowski: Synthesis of microprogram control units oriented toward decreasing the number of macrocells of addressing circuit, Lecture Notes in Control and Computer Science, 2011.
• [28] V. Salauyou, A. Klimowicz: Synteza logiczna układow cyfrowych w strukturach programowalnych, Oficyna Wydawnicza Politechniki Białostockiej, 2010.