Metody syntezy komparatorów z wykorzystaniem języka Verilog w środowisku Quartus II

• Autorzy: Gruszewski М.

Warianty tytułu

EN

Comparator synthesis methods with the usage of Verilog language in the Quartus II environment

• Języki publikacji: PL

Abstrakty

PL

Praca poświęcona jest problematyce syntezy komparatorów binarnych w strukturach CPLD/FPGA z wykorzystaniem języka Verilog. Przedstawiono równoległe, szeregowe i równoległo-szeregowe metody syntezy komparatorów. Badania eksperymentalne wykonano dla komparatorów 64-bitowych w środowisku Quartus II firmy Altera. Przebadano wybrane parametry komparatorów zbudowane w oparciu o przedstawione metody syntezy i porównano je z wynikami uzyskanymi za pomocą funkcji bibliotecznej lpm_compare pakietu Quartus II. Przeprowadzone badania wykazały możliwość opracowania nowych metod syntezy komparatorów, które są bardziej efektywne od wbudowanej funkcji lpm_compare.

EN

The paper deals with the problem of binary comparator synthesis in CPLD/ FPGA structures with the usage of Verilog language. It presents parallel, serial and parallel-serial methods of comparator synthesis. Experimental research was carried out on 64-bit comparators in the Altera Quartus II environment. It included the examination of selected comparator parameters built according to the presented synthesis methods followed by the comparison with the results obtained with the usage of the lpm_compare library function of the Quartus II package. The conducted research shows the possibility to develop new methods of comparator synthesis which are more effective than the in-built lpm_compare function.

Słowa kluczowe

PL

komparator binarny; język Verilog; struktury CPLD/ FPGA; synteza komparatorów; funkcja lpm_compare

EN

binary comparator; Verilog language; CPLD/FPGA structures; comparator synthesis; lpm_compare function

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2014
• Tom: Vol. 55, nr 1
• Strony: 72--77
• Opis fizyczny: Bibliogr. 12 poz., tab.

Twórcy

autor

Gruszewski М.

• Politechnika Białostocka, Wydział Informatyki

Bibliografia

• [1] V. V. Solov’ev, A. G. Vasil’ev: Programmiruemye logicesčeskie integral’nye shemy i ih primenenie, Minsk, Bielorusskaâ nauka, 1998, s. 270.
• [2] V. V. Solov’ev: Proektirovanie funkcional’nyh uzlov cifrovyh sistem na programmiruemyh logičeskih ustrojstvah, Minsk, PK ООО „Best-print”, 1996, s. 252.
• [3] V. V. Solov’ev: Proektirovanie cifrovyh sistem na osnove programmiruemyh logičeskih integral’nyh shem, Moskva, Gorâčaâ liniâ – Telekom, 2001, s. 636.
• [4] I. S. Potemkin: Funkcional'nye uzly cifrovoj avtomatiki, Москѵа, Energoatomizdat, 1988, s. 320.
• [5] E. P. Ugrûmov: Cifrovaâ shemotehnika, Sankt-Peterburg, BHV- Peterburg, 2002, s. 528.
• [6] D. C. McClure: Multiple level parallel magnitude comparator, United State Patent, US005400007, Mar. 21, 1995.
• [7] V. V. Solov’ev, A. A. Posrednikova: Realizaciâ na PLIS komparatorov bol’šoj razmernosti, Chip-News, Inženernaâ mikroêlektronika, no. 9, 2005, s. 20-25.
• [8] V. V. Solov’ev, A. A. Posrednikova: The Hierarchical Method of Synthesis of Large-Capacity Comparators with the Use of Programmable Logic Integrated Circuits, Journal of Communications Technology and Electronics, 2009, vol. 54, no. 3, p. 338-346.
• [9] S. Deb, S. Chaudhury: High-Speed Comparator Architectures for Fast Binary Comparison, Third International Conference on Emerging Applications of Information Technology (EAIT), 2012, p. 454-457.
• [10] S. Deb: A Novel Architecture for Binary Comparison Using Time Division De-multiplexing Technique, Third International Conference on Emerging Applications of Information Technology (EAIT), 2012, p. 478-482.
• [11] V. V. Solov’ev: Osnovy âzyka proektirovaniâ Verilog, Москѵа, Gorâčaâ liniâ – Telekom, 2013, s. 208.
• [12] Z. Hajduk: Wprowadzenie do języka Verilog, Legionowo 2009.