Design of fail-safe window comparator circuits using unconditional deterministic optimization

• Autorzy: Boonkirdram Sarawoot , Angkawisittpan Niwat , Sonasang Somchat , Summatta Chuthong

Identyfikatory

DOI

10.15199/48.2024.03.53

Warianty tytułu

PL

Projektowanie niezawodnych obwodów komparatorów okiennych z wykorzystaniem bezwarunkowej optymalizacji deterministycznej

• Języki publikacji: EN

Abstrakty

EN

The window comparator circuit operates by comparing the input signal's level with a predetermined range of levels. If the signal falls within this specified range, the output will be set to a "High" logic signal; otherwise, it will be set to a "Low" logic signal. Fail-safe window comparator circuits find application in fault detection systems, particularly in scenarios that require high-precision and stable analog circuits. They are designed to be intrinsically safe, ensuring that in the event of any circuit failure, the output signal will consistently remain in a logical "Low" state. The design concept relies on an AND logic circuit that operates through transistor oscillation. This oscillation is determined by the specific values of resistances and input voltages. This paper introduces a methodology for designing fail-safe window comparator circuits across multiple voltage ranges. The approach involves optimizing the circuit's resistance values to accurately establish the boundaries of the upper and lower windows. This is achieved through the application of an optimization method that employs unconditional deterministic optimization techniques, specifically the maximum and minimum methods. The optimization conditions were assessed using the Scilab program, while circuit testing was conducted using the LTspice program.

PL

Obwód komparatora okienkowego działa na zasadzie porównywania poziomu sygnału wejściowego z określonym zakresem poziomów. Jeśli sygnał mieści się w tym określonym zakresie, wyjście zostanie ustawione na sygnał logiczny „wysoki”; w przeciwnym razie zostanie ustawiony na „niski” sygnał logiczny. Odporne na uszkodzenia obwody komparatorów okiennych znajdują zastosowanie w systemach wykrywania usterek, szczególnie w scenariuszach wymagających precyzyjnych i stabilnych obwodów analogowych. Zostały zaprojektowane tak, aby były samoistnie bezpieczne, zapewniając, że w przypadku jakiejkolwiek awarii obwodu sygnał wyjściowy będzie stale pozostawał w logicznym stanie „niskim”. Koncepcja projektowa opiera się na obwodzie logicznym AND, który działa poprzez oscylację tranzystora. Oscylacja ta jest określona przez określone wartości rezystancji i napięć wejściowych. W tym artykule przedstawiono metodologię projektowania odpornych na uszkodzenia obwodów porównawczych okien w wielu zakresach napięcia. Podejście to obejmuje optymalizację wartości rezystancji obwodu w celu dokładnego ustalenia granic górnego i dolnego okna. Osiąga się to poprzez zastosowanie metody optymalizacji, która wykorzystuje bezwarunkowe techniki optymalizacji deterministycznej, w szczególności metody maksimum i minimum. Warunki optymalizacji oceniono za pomocą programu Scilab, natomiast testy obwodów przeprowadzono za pomocą programu LTspice.

Słowa kluczowe

EN

fail-safe; window comparator; window detector; optimization

PL

fail-safe; komparator okna; detektor okna; optymalizacja

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2024
• Tom: R. 100, nr 3
• Strony: 293--297
• Opis fizyczny: Bibliogr. 21 poz., rys., tab.

Twórcy

autor

Boonkirdram Sarawoot

• Program of Electrical and Electronics, Faculty of Industrial Technology, Sakon Nakhon Rajabhat University, Sakon Nakhon, Thailand

• https://orcid.org/0000-0001-9907-7339

autor

Angkawisittpan Niwat

• Research Unit for Computational Electromagnetics and Optical Systems, Faculty of Engineering, Mahasarakham University, Maha Sarakham, Thailand

• https://orcid.org/0000-0001-5413-8417

autor

Sonasang Somchat

• Department of Industrial Technology, Faculty of Industrial Technology, Nakhon Phanom University, Nakhon Phanom, Thailand

• https://orcid.org/0000-0002-3261-4547

autor

Summatta Chuthong

• Department of Industrial Technology, Faculty of Industrial Technology, Nakhon Phanom University, Nakhon Phanom, Thailand

• https://orcid.org/0000-0003-3276-6580

Bibliografia

• [1] Futsuhara, K., Mukaidono, M. “A Realisation of Fail-safe Sensor Using Electromagnetic Induction,” Conference on Precision Electromagnetic Measurements CPEM 88 Digest, 1988, pp. 99-100.
• [2] Futsuhara, K., Mukaidono, M. “Application of Window Comparator to Majority Operation,” The Nineteenth International Symposium on Multiple-Valued Logic, 1989, pp. 114-121.
• [3] Sakai, M., Kato, M., Futsuhara, K., Mukaidono, M. “Application of Fail-safe Multiple-valued Logic to Control of Power Press,” International Symposium on Twenty-Second Multiple-Valued Logic, 1992, pp. 271-350.
• [4] Deeon, S., Hirao, Y., Futsuhara, K., “A Fail-safe Counter and its application to Low-speed Detection,” Transaction of Reliability Engineering Association of Japan, vol.33, No.3, 2011, pp.137- 146.
• [5] Pedroni, V. A. “Low-voltage high-speed Schmitt trigger and compact window comparator,” Electronics Letters, Volume: 41, Issue: 22, 2005, pp. 1213–1214.
• [6] Summatta, C., Deeon, S., “A Window Comparator Circuit with Digital Switching Levels,” The 9th International Conference on Sciences, Technology and Innovation for Sustainable Well-Being (STISWB 2017), Kunming University of Sciences and Technology, 2017, pp. 74-78.
• [7] Sagar, P., and Panicker P. R., M. “A Novel, High Speed Window Comparator Circuit,” International Conference on Circuits, Power and Computing Technologies (ICCPCT), 2013, pp. 691-693.
• [8] Summatta, C., Phurahong, T., Rattanangam, W., Chaiyong, W. “Low-cost and Compact Window Comparator Circuit with MOSFET-Resistor Voltage References,” IEEE 2nd International Conference on Power and Energy Applications (ICPEA 2019), Singapore, 2019, pp. 75-78.
• [9] Summatta, C., Phurahong, T., “Three-Stage Window Comparator Circuit with MOSFET-Resistor Voltage Reference,” IEEE 3nd International Conference on Power and Energy Applications (ICPEA 2020), Busan, Korea (South), 2020, pp. 37-40.
• [10] Summatta, C., Deeon, S., "Design and Analysis of 2oo3 Static Voter for SMT function in an Adjustable Speed Electrical Power Drive System," Journal of Telecommunication, Electronic and Computer Engineering (JTEC), vol.11, No.1, 2019, pp.1-6.
• [11] Summatta, C., Rattanangam, W., "The improvement of a fail-safe counter for low-speed detection" Przegląd Elektrotechniczny, vol.97, No.7, 2021, pp.23-28.
• [12] Barros, F.M. Guilherme, M. M.C. J., Horta, N. C.G. Analog Circuits and Systems Optimization Based on Evolutionary Computation Techniques. 2010. Springer-Verlag Berlin Heidelberg.
• [13] C. Summatta, W. Khamsen, A. Pilikeaw, S. Deeon. “Design and Analysis of 2-out-of-3 Voters Sensing in Electrical Power Drive System” in Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology (ECTI-CON 2016); Thailand; 2016.
• [14] C. Summatta, W. Khamsen, A. Pilikeaw and S. Deeon, “Design and Simulation of Relay Drive Circuit for Safe Operation Order,” Mathematics, Engineering & Industrial Applications 2016 (ICoMEIA 2016) Conference on, Songkhla, Thailand, Aug, 2016. pp. 1-8.
• [15] Snyman, J. A. Practical mathematical optimization: An introduction to basic optimization theory and classical and new gradient-based algorithms. New York: Springer. p. 2. ISBN 0- 387-24348-8. (2005).
• [16] Manuel F.M. Barros, Jorge M.C. Guilherme, Nuno C.G. Horta. Analog Circuits and Systems Optimization Based on Evolutionary Computation Techniques 2010 Springer-Verlag Berlin Heidelberg.
• [17] Gomez, I. G. Optimization of Analog Circuits by Applying Evolutionary Algorithms National Institute for Astrophysics, Optics and Electronics. Tonantzintla, Puebla PH.D. in Electronics Science.
• [18] Mitros, P. A Framework for Analog Circuit Optimization. Massachusetts Institute of Technology, February 2004. Master of Engineering in Computer Science and Engineering.
• [19] John C. Platt. Analog Circuits for Constrained Optimization. Pp.777-784.
• [20] Durongdumrongchai, P., Sa-Ngiamvibool, W., Aurasopon, A., Pothiya, S. Robust and optimal fuzzy logic proportional integral derivative controllers design by bee algorithm for hydro-thermal system, Revue Roumaine des Sciences Techniques, Série Électrotechnique et Énergétique 59(2):193-203.
• [21] Khamsen, W., Aurasopon, A., Sa-ngiamvibool, W. Power factor improvement and voltage harmonics reduction in pulse width modulation AC chopper using bee colony optimization. IETE Technical review 30 (3), 173-182

Uwagi

Opracowanie rekordu ze środków MNiSW, umowa nr POPUL/SP/0154/2024/02 w ramach programu "Społeczna odpowiedzialność nauki II" - moduł: Popularyzacja nauki i promocja sportu (2025).