Synteza Wysokiego Poziomu z wykorzystaniem języka Python

• Autorzy: Cieszewski R. , Poźniak K.

Identyfikatory

DOI

10.15199/13.2017.8.7

Warianty tytułu

EN

High-Level Synthesis using Python language

• Języki publikacji: PL

Abstrakty

PL

W artykule omówiono autorski kompilator syntezy wysokiego poziomu. Rozwój technologii FPGA i rosnąca złożoność zastosowań w ostatnich dziesięcioleciach zmusiły twórców kompilatorów do przejścia na wyższy poziom abstrakcji. Kompilatory interpretują algorytmiczny opis żądanego zachowania zapisanego w języku wysokiego poziomu (HLL) i tłumaczą go na język opisu sprzętu (HDL). W artykule przedstawiono kompilator syntezy wysokiego poziomu (HLS) oparty na języku Python. Kompilator pobiera parametry konfiguracji i mapuje program Python do kodu VHDL umożliwiającego konfigurację układu FPGA po procesie syntezy. Układy FPGA mogą osiągnąć znacznie większą wydajność niż rozwiązanie programowe wykorzystując większy poziom równoległości, w szczególności dla algorytmów drobnoziarnistych (ang. fine grain). Osiągane jest to poprzez rekonfigurowalną wewnętrzną sieć połączeń FPGA oraz dostępne bloki sprzętowe. Tworzenie równoległych programów realizowanych w FPGA wprost w języku HDL jest trudne i czasochłonne. Korzystanie z wyższego poziomu abstrakcji opisu oraz kompilatora wysokiego poziomu mogą czas ten znacząco zmniejszyć. W artykule opisano metody projektowania, narzędzia oraz implementację opracowanego kompilatora Python-VHDL .

EN

This paper presents High-Level Synthesis compiler. The development of FPGA technology and the increasing complexity of applications in recent decades have forced compilers to move to higher abstraction levels. Compilers interprets an algorithmic description of a desired behavior written in High-Level Languages (HLLs) and translate it to Hardware Description Languages (HDLs). This paper presents a Python based High-Level synthesis (HLS) compiler. The compiler get the configuration parameters and map RPython program to VHDL code. Then, VHDL code can be used to program FPGA chips. FPGAs have the potential to achieve far greater performance than software exploiting a greater level of parallelism especially for fine grain algorithms. This can be achieved by reconfigurable internal FPGA connections and hardware primitives. Creating parallel programs implemented in FPGAs in pure HDL is difficult and time consuming. Using higher level of abstraction and High-Level Synthesis compiler implementation time can be reduced. This article describes design methodologies and tools, implementation of created VHDL backend for Python compiler.

Słowa kluczowe

PL

synteza wysokiego poziomu; synteza behaworialna; synteza architektoniczna; modelowanie sprzętu; FPGA; Python; HLS

EN

High-level Synthesis; behavioral synthesis; architectural synthesis; hardware modeling; FPGA; Python; HLS

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2017
• Tom: Vol. 58, nr 8
• Strony: 31--35
• Opis fizyczny: Bibliogr. 22 poz., il., rys., wykr.

Twórcy

autor

Cieszewski R.

• Politechnika Warszawska, Instytut Systemów Elektronicznych, Warszawa, Polska

autor

Poźniak K.

• Politechnika Warszawska, Instytut Systemów Elektronicznych, Warszawa, Polska

Bibliografia

• [1] Coussy, P. and Morawiec, A., (2008) [High-level synthesis: from algorithm to digital circuit], Springer.
• [2] Cieszewski, R., Linczuk, M., Pozniak, K., and Romaniuk, R., (2013) "Review of Parallel Computing Methods and Tools for FPGA Technology" in [Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments 2013], vol. 8903, 2013, ISBN 9780819485823, 71 s., International Society for Optics and Photonics.
• [3] Zabolotny, W. M., Czarski, T., Chernyshova, M., Czyrkowski, H., Dabrowski, R., Dominik, W., Jakubowska, K., Karpinski, L., Kasprowicz, G., Kierzkowski, K., et al., (2011) "Optimization of fpga processing of gem detector signal” in [Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments 2011], 80080F–80080F, International Society for Optics and Photonics.
• [4] Zabolotny, W. M., Pozniak, K. T., Romaniuk, R. S., Czarski, T., Kudla, I. M., Kierzkowski, K., Jezynski, T., Burghardt, A., and Simrock, S., (2003) "Design and simulation of fpga implementation of a rf control system for the tesla test facility" in [Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments], 223–230, International Society for Optics and Photonics.
• [5] Kolasinski, P. and Zabolotny, W., (2007) "DSP algorithms in fpga: proposition of a new architecture" in [Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments 2007], 69370N–69370N, International Society for Optics and Photonics.
• [6] Bujnowski, K., Pucyk, P., Pozniak, K., and Romaniuk, R., (2007) “Decomposition of matlab script for fpga implementation of real time simulation algorithms for llrf system in european xfel” in [Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments 2007 ], 69370P–69370P, International Society for Optics and Photonics.
• [7] Bujnowski, K., Siemionczyk, A., Pucyk, P., Szewinski, J., Pozniak, K., and Romaniuk, R., (2007) “Matlab script to c code converter for embedded processors of flash llrf control system,” in [Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments 2007 ], 69370O–69370O, International Society for Optics and Photonics.
• [8] Pozniak, K., Byszuk A., Chernyshova M., Cieszewski R., Czarski T., Dominik W., Jakubowska K., Kasprowicz G., Rzadkiewicz J., Scholz M., Zabołotny W., (2013) “FPGA Based Charge Fast Histogramming for GEM Detector” in [Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments 2013], vol. 8903, 2013, ISBN 9780819485823, 71 s., International Society for Optics and Photonics.
• [9] Coussy, P., Gajski, D. D., Meredith, M. (2009) “Introduction to high-level synthesis” IEEE Design & Test of Computers (Volume: 26, Issue: 4, July-Aug.).
• [10] Gajski, D. D., Dutt, N. D., and CH, A., (1992) [High-level synthesis], vol. 34, Kluwer Boston.
• [11] Cong, J., Liu, B., Neuendorffer, S., Noguera, J., Vissers, K., and Zhang, Z., (2011) “High-level synthesis for fpgas: From prototyping to deployment”, Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on 30(4), 473–491.
• [12] Babb, J., Rinard, M., Moritz, C. A., Lee, W., Frank, M., Barua, R., and Amarasinghe, S., (1999) “Parallelizing applications into silicon” in [Field-Programmable Custom Computing Machines, 1999. FCCM’99. Proceedings. Seventh Annual IEEE Symposium on ], 70–80, IEEE.
• [13] Liang, Y., Rupnow, K., Li, Y., Min, D., Do, M. N., and Chen, D., (2012) “High-level synthesis: Productivity, performance, and software constraints,” Journal of Electrical and Computer Engineering 2012, 1.
• [14] Philippe, C., Ghizlane, L.-L., and Dominique, H., (2008) “Multiple word-length high-level synthesis”, EURASIP Journal on Embedded Systems 2008.
• [15] Gokhale, M. and Gomersall, D., (1997) “High level compilation for fine grained fpgas” in [FPGAs for Custom Computing Machines, 1997. Proceedings., The 5th Annual IEEE Symposium on], 165–173, IEEE.
• [16] Asanovic, K., Bodik, R., Demmel, J., Keaveny, T., Keutzer, K., Kubiatowicz, J., Morgan, N., Patterson, D., Sen, K., Wawrzynek, J., et al., (2009) “A view of the parallel computing landscape,” Communications of the ACM 52(10), 56–67.
• [17] Meredith, M., (2004) “A look inside behavioral synthesis”, EEtimes. com , 04–08.
• [18] Bowyer, B., (2005) “The ’why’ and ’what’ of algorithmic synthesis”, EEtimes.com.
• [19] Berdychowski, P. P. and Zabolotny, W. M., (2010) “C to vhdl compiler” in [Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments 2010], 77451F–77451F, International Society for Optics and Photonics.
• [20] Zabolotny, W. M., (2011) “Dual port memory based heapsort implementation for fpga,” in [Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments 2011 ], 80080E–80080E,International Society for Optics and Photonics.
• [21] Zabolotny, W. M., (2010) “Dual port memory based parallel programmable architecture for dsp in fpga” in [Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments 2010], 77451E–77451E, International Society for Optics and Photonics.
• [22] Zabolotny, W. M., (2006) “Clock-efficient and maintainable implementation of complex state machines in vhdl” in [Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments 2006], 63470G–63470G, International Society for Optics and Photonics.

Uwagi

PL

Opracowanie ze środków MNiSW w ramach umowy 812/P-DUN/2016 na działalność upowszechniającą naukę (zadania 2017).