Wybór sposobów opisu w języku Verilog układów kombinacyjnych przy syntezie automatów skończonych

• Autorzy: Salauyou V. , Zabrocki Ł.

Warianty tytułu

EN

Choice of combinational circuit specifications in the Verilog language at synthesis of finite state machines

• Języki publikacji: PL

Abstrakty

PL

Zbadane sposoby opisu układów kombinacyjnych automatów skończonych w języku Verilog, a problem wyboru najlepszego opisu z punktu widzenia kosztów realizacji. Problem został rozwiązany empirycznie. Zaproponowano siedem konstrukcji języka Verilog dla opisu układów kombinacyjnych, z których zostały wybrane dwie najlepsze konstrukcje. Pokazano, że wybór sposobu opisu pozwala zmniejszyć koszt realizacji średnio w 2,71 razy, a dla niektórych przypadków - w 3,40 razy. Praca ma duże znaczenie praktyczne.

EN

In the paper techniques of combinational circuit specifications in the Verilog language at synthesis of finite state machines (FSMs) are examined. The problem of the best specification choice for minimization of an FSM cost is considered. This task was empirically solved by performing a great many experimental researches. There were proposed seven Verilog language constructions for specification of the FSM combinational circuits, four with the statement if and three with the statement case, from which two best constructions were chosen on a basis of the experimental investigations. For different methods of the FSM description the comparison of the maximum and minimum cost of implementation was made. It was shown that the choice of the specification technique allowed reducing the FSM cost by a factor of 2.71 on the average and sometimes even by a factor of 3.40. This approach is of great practical importance, since it allows reducing the FSM realization cost and raising the FSM speed essentially without any special efforts from designers and application of any special synthesis methods.

Słowa kluczowe

PL

układy kombinacyjne; automat skończony; Verilog

EN

combinational circuits; finite state machine; Verilog

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2013
• Tom: R. 59, nr 8
• Strony: 763--765
• Opis fizyczny: Bibliogr. 9 poz., tab., wzory

Twórcy

autor

Salauyou V.

• Politechnika Białostocka, Wydział Informatyki, ul. Wiejska 45A, 15-351 Białystok

autor

Zabrocki Ł.

• Politechnika Białostocka, Wydział Informatyki, ul. Wiejska 45A, 15-351 Białystok

Bibliografia

• [1] IEEE Std 1364-1995, IEEE Standard Hardware Description Language Based on the Verilog Hardware Description Language/ The Institute of Electrical and Electronics Engineers, Inc. New York, NY, USA. – 653 p.
• [2] IEEE Std 1364-2001 (Revision of IEEE Std 1364-1995), IEEE Standard Verilog Hardware Description Language, IEEE Computer Society / The Institute of Electrical and Electronics Engineers, Inc. New York, NY, USA. – 828 p.
• [3] Thomas D. E., Moorby P. R.: The Verilog Hardware Description Language, Fifth Edition. – Kluwer Academic Publishers, New York, USA, 2002. – 381 p.
• [4] Palnitkar S.: Verilog HDL: A guide to digital design and synthesis, Second Editions. – Prentice Hall PTR, 2003. – 496 p.
• [5] Ciletti M. D.: Advanced digital design with the Verilog HDL. - Prentice Hall, New Jersey, USA, 2003. – 985 p.
• [6] Ramachandran S.: Digital VLSI system design. A design manual for implementation of projects on FPGAs and ASICs using Verilog. – Springer, Dordrecht, The Netherlands, 2007. – 709 p.
• [7] Quartus II Handbook Version 8.1. – Altera Corporation, San Jose, CA, USA, 2008.
• [8] Kam T., Villa T., Brayton R., Sangiovanni-Vincentelli A.: Synthesis of FSMs: functional optimization. Norwell, MA: Kluwer Academic Publishers, 1997. – 284 p.
• [9] MAX+PLUS II Programmable logic development system. Text editor and AHDL. – Altera Corporation, San Jose, CA, USA, 1991. – 334 p.