Metody syntezy logicznej w optymalizacji sprzętowej systemów eksploracji danych

• Autorzy: Wąsicki Dariusz , Malinowska Agnieszka

Identyfikatory

DOI

10.15199/59.2020.4–5.3

Warianty tytułu

EN

Logical synthesis methods in hardware optimization of data mining systems

• Języki publikacji: PL

Abstrakty

PL

W artykule dyskutowane jest zastosowanie syntezy logicznej w celu zmniejszenia złożoności sprzętowej systemów analizy danych. Zastosowanie redukcji atrybutów zmniejsza złożoność dekompozycji. Omówiono metody dekompozycji liniowej i funkcjonalnej. Przedstawione wyniki wskazują, że metody syntezy logicznej z powodzeniem mogą być zastosowane do rozwiązywania zadań eksploracji danych, skutecznie upraszczając złożoność sprzętową systemów.

EN

The article discusses the use of logical synthesis in terms of reducing the hardware complexity of data analysis systems. The methods of linear and functional decomposition are discussed. The use of attribute reduction reduces the complexity of decomposition. The presented results indicate that logical synthesis methods can be successfully used to solve data mining tasks, effectively simplifying the hardware complexity of the systems.

Słowa kluczowe

PL

dekompozycja funkcjonalna; dekompozycja liniowa; funkcja generowania indeksów; generator indeksów; metoda s-Min; program Błyskawica

EN

functional decomposition; index generation functions; index generation unit; Lightning (Błyskawica) application; linear decomposition; s-Min method

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
• Rocznik: 2020
• Tom: nr 4-5
• Strony: 72--79
• Opis fizyczny: Bibliogr. 18 poz., rys.

Twórcy

autor

Wąsicki Dariusz

• Warszawska Wyższa Szkoła Informatyki

autor

Malinowska Agnieszka

• Ośrodek Kształcenia na Odległość Politechniki Warszawskiej

Bibliografia

• [1] Białas M.: Implementacja oprogramowania wspomagającego redukcję i klasyfikację danych, Praca dyplomowa inżynierska na kierunku Elektronika i Telekomunikacja w specjalności Teleinformatyka, Politechnika Warszawska, Warszawa, 2018.
• [2] Błaszczyński J. , S. Greco, B. Matarazzo, R. Słowiński, M. Szeląg: jMAF – Dominance-based Rough Set Approach Data Analysis Framework. User’s guide, 2011, http://www.cs.put.poznan.pl/jblaszczynski/Site/ jRS.html.
• [3] Borowik G., T. Łuba: Fast algorithm of attribute reduction based on the complementation o boolean function, Springer International Publishing, 2014.
• [4] Frank E., M. A. Hall, I. H. Witten: The WEKA Workbench. Online Appendix for Data Mining Practical Machine Learning Tools and Techniques M. Kaufmann, Fourth Edition, 2016, https://www.cs.waikato.ac.nz/ml/ weka/.
• [5] Iwaszko T.: Dekompozycja funkcji boolowskich z zastosowaniem do syntezy generatorów indeksów, Praca dyplomowa inżynierska na kierunku Telekomunikacja, Politechnika Warszawska, Warszawa, 2016.
• [6] Łuba T., G. Borowik: Synteza logiczna, Oficyna Wydawnicza PW, Warszawa 2015.
• [7] Łuba T., G. Borowik, K. Kowalski, P. Pecio, C. Jankowski, M. Mańkowski: „Rola I znaczenie syntezy logicznej w eksploracji danych dla potrzeb telekomunikacji i medycyny”, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 5/2014, str. 110 – 116.
• [8] Łuba T., T. Mazurkiewicz: „Synteza generatorów indeksów metodami dekompozycji liniowej I funkcjonalnej”, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 5/2018, str. 122 – 128.
• [9] Łuba T., K. Późniak, B. Zbierzchowski: „Redukcja I kompresja zmiennych w syntezie funkcji generowania indeksów”, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 10/2016, str. 1230 – 1236.
• [10] Łuba T., D. Wąsicki: „Analiza i eksploracja danych metodami syntezy logicznej„, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 1/2020, str. 3 – 11.
• [11] Malinowska A.: Skuteczność algorytmów syntezy logicznej w sprzętowej analizie danych, Praca dyplomowa inżynierska na kierunku Elektronika i Telekomunikacja, Politechnika Warszawska, Warszawa, 2020.
• [12] RSES 2.2 User’s Guide, Warsaw University, 2005, http://logic.mimuw. edu.pl/~rses/.
• [13] Sasao T.: Memory-Based Logic Synthesis, Springer-Verlag New York Inc., 2011.
• [14] Sasao T.: A Reduction Method for the Number of Variables to Represent Index Generation Functions: s-Min Method, IEEE 45th International Symposium on Multiple-Valued Logic, 2015, str. 164 – 169.
• [15] Sasao T.: Index generation functions: Recent developments, IEEE 41st International Symposium on Multiple-Valued Logic, 2011, str. 1 – 9.
• [16] Sasao T.: Linear Decomposition of Index Generation Functions, 17th Asia and South Pacific Design Automation Conference, 2012, str. 781 – 788.
• [17] Sasao T. , K. Matsuura, Y. Iguchi: An Algorithm to Find Optimum Support- Reducing Decompositions for Index Generation Functions, Design, Automation & Test in Europe Conference & Exhibition (DATE), 2017, str. 812 – 817.
• [18] Wąsicki D.: Gate based synthesis of index generation functions, Master thesis in IT Project Management specialization, Warsaw School of Computer Science, Warsaw, 2019.

Uwagi

PL

Opracowanie rekordu ze środków MNiSW, umowa Nr 461252 w ramach programu "Społeczna odpowiedzialność nauki" - moduł: Popularyzacja nauki i promocja sportu (2020).