Efektywny obliczeniowo, korelacyjny estymator niedopasowania czasu próbkowania dla przetworników AC z przeplotem

• Autorzy: Konopacki Jacek

Identyfikatory

DOI

10.15199/48.2023.08.46

Warianty tytułu

EN

A computationally efficient, correlation-based background estimator of timing mismatches in time-interleaved ADCs

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono cyfrowy estymator czasu niedopasowania próbkowania przeznaczony dla przetworników AC pracujących z przeplotem czasowym. Zaprezentowane rozwiązanie bazuje na wyznaczaniu korelacji między próbkami pochodzącymi z sąsiednich kanałów i w stosunku do podobnych rozwiązań znanych z literatury wymaga mniejszej liczby operacji mnożenia. Poprawność działania estymatora potwierdzono symulacyjnie zamieszczając wyniki licznych eksperymentów

EN

The paper presents a digital background estimator of timing mismatches in time-interleaved ADCs. The presented solution is based on the correlation between samples from adjacent channels and, compared to similar solutions known from the literature, requires fewer multiplication. The operation of the estimator has been verified in numerous simulations.

Słowa kluczowe

PL

przetwornik AC z przeplotem czasowym; niedopasowanie czasu próbkowania; kalibracja cyfrowa; estymacja w tle

EN

time interleaved ADC; timing mismatch; digital calibration; background estimation

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2023
• Tom: R. 99, nr 8
• Strony: 261--264
• Opis fizyczny: Bibliogr. 22 poz., rys.

Twórcy

autor

Konopacki Jacek

• Politechnika Śląska, Katedra Elektroniki, Elektrotechniki i Mikroelektroniki, ul. Akademicka 16, 44-100 Gliwice

• https://orcid.org/0000-0001-9685-190

Bibliografia

• [1] El-Chammas M., Murmann B., General analysis on the impact of phase-skew in time-interleaved ADCs, IEEE Trans. Circuits Syst. I, Reg. Papers, 56 (2009), No.5, 902–910
• [2] Kurosawa N., Kobayashi H., Maruyama K., Sugawara H., Kobayashi K., Explicit analysis of channel mismatch effects in time-interleaved ADC systems, IEEE Transactions on Circuits and Systems I:Regular Papers, 48 (2001), No.3, 261–271
• [3] Abbaszadeh A., Esmaeil N. Aghdam E.N., Rosado-Munoz A., Digital background calibration algorithm and its FPGA implementationfor timing mismatch correction of time interleaved ADC, Analog Integrated Circuits and Signal Processing, 99 (2019), 299–310
• [4] Leuciuc A., Sampling time calibration method for multi-channel interleaved ADCs,Proc. IEEE Int. Symp. Circuits Syst. (ISCAS), May 2017
• [5] Salib A., Cardiff B., Flanagan M. F., A low-complexity correlation-based time skew estimation technique for time interleaved SAR ADCs, IEEE International Symposium on Circuits and Systems (ISCAS), (2017)
• [6] Salib A., Flanagan M.F., Cardiff B., A high- precision time skew estimation and correction technique for time- interleaved ADCs, IEEE Transactions on Circuits and Systems I: Regular Papers, 66 (2019), No.10, 3747-3760
• [7] Li X., Vogel Ch., Wu J., Two-stage Difference-based Estimation Method for Timing Skew in TI-ADCs, IEEE International Symposium on Circuits and Systems (ISCAS) (2021)
• [8] Li X., Wu J., Vogel Ch., A Background Correlation-Based Timing Skew Estimation Method for Time-Interleaved ADCs, IEEE Access, 9 (2021), 45730- 45739
• [9] Duc H.L., Nguyen D. M., Jabbour C., Desgreys P., Jamin O., Nguyen V.T., Fully digital feedforward background calibration of clock skews for sub-sampling TIADCs using the polyphase decomposition, IEEE Trans. Circuits Syst. I, Reg. Papers, 64, (2017). No.6, 1515–1528
• [10] Duc H.L., Dinh T.K.P., Hoang V.-P., Nguyen D.M., All-digital background calibration of gain and timing mismatches in time interleaved ADCs using adaptive noise canceller Int. J. Electron. Commun. (AEÜ), 114 (2020)
• [11] Jamal S., Fu D., Chang N.-J., Hurst P., Lewis S., A 10-b 120- msample/s time-interleaved analog-to-digital converter with digital background calibration, IEEE J. Solid-State Circuits, 37, (2002) No.12, 1618–1627.
• [12] Khan S.R., Adnan Ahmed Hashmi A.A., Choi G., A Fully Digital Background Calibration Technique for M-Channel Time Interleaved ADCs, Circuits Syst Signal Process 36 (2017), 3303–3319
• [13] Razavi B., Design considerations for interleaved ADCs, IEEE Journal of Solid-State Circuits, 48 (2013), No.8, 1806-1817
• [14] Fang J., Thirunakkarasu S., Yu X., Silva-Rivas F., Zhang C., Singor F., Abraham J., A 5-GS/s 10-b 76-mW time-interleaved SAR ADC in 28 nm CMOS, IEEE Trans. Circuits Syst. I, Reg. Papers, 64 (2017), No.7, 1673-1683
• [15] El-Chammas M., Murmann B., A 12-GS/s 81-mW 5-bit Time Interleaved Flash ADC with Background Timing Skew calibration, IEEE Journal of Solid State Circuits, 46 (2011), No.4, 838-847l
• [16] Wei H.G., Zhang P., Sahoo B.D., Razavi B., A 8 bit 4 GS/s 120 mW CMOS ADC, IEEE J. Solid-State Circuits 49 (2014) 1751– 1760
• [17] Lu Z., Tang, H., Ren Z., Hua R., Zhuang H. Peng X., A Timing Mismatch Background Calibration Algorithm with Improved Accuracy, IEEE Transactions on Very Large Scale Integration Systems, 29, (2021), No.8, 1591-1595
• [18] Z. Lu, X. Peng, Z. Ren, H. Tang, B. Guo, A Timing Mismatch Background Calibration Technique with High-Precision Skew Estimation, IEEE 14th International Conference on ASIC, (2021)
• [19] Chen S, Wang L., Zhang H., Murugesu R., Dunwell D., Carusone A.C., All-digital calibration of timing mismatch error in timeinterleaved analog-to-digital converters, IEEE Trans. on Very Large Scale Integration Syst., 25, (2017), No. 9, 2552– 2560
• [20] Chen H., Pan Y, Yin Y., Lin F., All-digital background calibration technique for timing mismatch of time-interleaved, ADCs INTEGRATION the VLSI journal 57 (2017) 45–51
• [21] Konopacki J., Machniewski J., Prosta, cyfrowa metoda estymacji niedopasowania czasu próbkowania w przetwornikach AC pracujących z przeplotem , Przegląd Elektrotechniczny, 98 (2022), nr 9, 174-177
• [22] Tertinek S., Vogel Ch., Reconstruction of nonuniformly sampled bandlimited signals using a differentiator–multiplier cascade, IEEE Transactions on Circuits and Systems I:Regular Papers, 55 (2008), No.8, 2273-2286