Komunikacja ze sprzętowym akceleratorem haszowania n-gramów dla procesora ARM z wykorzystaniem portu ACP

• Autorzy: Barszczowski M. , Koryciak S. , Dąbrowska-Boruch A. , Wiatr K.

Warianty tytułu

EN

Communication with an n-gram hashing hardware accelerator for the ARM using ACP

• Języki publikacji: PL

Abstrakty

PL

Artykuł opisuje uruchomienie portu ACP w układzie EPP firmy Xilinx przy użyciu CDMA zarządzającego transmisją pomiędzy akceleratorem, a rdzeniami procesora. Głównym celem badań było utworzenie modułu dokonującego tak zwanego haszowania zbiorów danych. Do wykonania tej operacji wykorzystany został układ Zynq 7000 posiadający zasoby logiki programowalnej oraz dwa rdzenie ARM A9. Powstały dwie koncepcje realizacji akceleratora. Pierwsza wersja zakładała bezpośredni przepływ danych ze źródła do akceleratora, a następnie do rdzeni ARM. Drugie rozwiązanie zakłada wykorzystanie portu ACP.

EN

This paper introduces a new approach to hardware acceleration using the ACP(Acceleration Coherency Port) in Xilinx Zynq-7000 EPP XC7Z020. The first prototype allocated BRAM memory and transferred data through the ACP. The second one used a hardware hashing module to process data outside the CPU. The module received and returned data through the ACP port. The main task of the system is to replace a set of data with its shorter representative of constant length without interference of the processing unit. The main benefit of hashing data lies within the constant length of function outcome, which leads to data compression. Compression is highly desirable while comparing large subsets of data, especially in data mining. The execution of a hashing function requires high performance of the CPU due to the computational complexity of the algorithm. Two concepts where established. The first one assumed transferring data directly do the hardware accelerator and later to ARM cores. This solution is attractive due to its simplicity and relatively fast. Unfortunately, the data cannot be processed before hashing with the same CPU without significant speed reduction. The second approach used the ACP port which can transfer data very fast between L2/L3 cache memory without flushing of validating cache. The data can be processed by the software driven CPU, sent to the accelerator and then sent back to CPU for further processing. To accomplish the established task, the Zynq 7000 EPP with double ARM A9 core and programmable logic in one chip was used.

Słowa kluczowe

PL

ACP; akceleracja sprzętowa; ARM; Zynq

EN

ACP; acceleration; ARM; Zynq

• Wydawca: Wydawnictwo PAK
• Czasopismo: Pomiary Automatyka Kontrola
• Rocznik: 2014
• Tom: R. 60, nr 7
• Strony: 486--488
• Opis fizyczny: Bibliogr. 7 poz., tab., rys.

Twórcy

autor

Barszczowski M.

• AGH Akademia Górniczo-Hutnicza w Krakowie, ACK Cyfronet AGH, ul. Nawojki 11, 30-950 Kraków
• AGH Akademia Górniczo-Hutnicza w Krakowie, Katedra Elektroniki, Al. Mickiewicza 30, 30-059 Kraków

autor

Koryciak S.

• AGH Akademia Górniczo-Hutnicza w Krakowie, ACK Cyfronet AGH, ul. Nawojki 11, 30-950 Kraków
• AGH Akademia Górniczo-Hutnicza w Krakowie, Katedra Elektroniki, Al. Mickiewicza 30, 30-059 Kraków

autor

Dąbrowska-Boruch A.

• AGH Akademia Górniczo-Hutnicza w Krakowie, ACK Cyfronet AGH, ul. Nawojki 11, 30-950 Kraków
• AGH Akademia Górniczo-Hutnicza w Krakowie, Katedra Elektroniki, Al. Mickiewicza 30, 30-059 Kraków

autor

Wiatr K.

• AGH Akademia Górniczo-Hutnicza w Krakowie, ACK Cyfronet AGH, ul. Nawojki 11, 30-950 Kraków
• AGH Akademia Górniczo-Hutnicza w Krakowie, Katedra Elektroniki, Al. Mickiewicza 30, 30-059 Kraków

Bibliografia

• [1] Jamro E., Wielgosz M., Russek P., Pietroń M., Żurek D., Janiszewski M., Wiatr K.: Implementation of algorithms for fast text search and files comparison. Proceedings the High Performance Computer Users Conference KU KDM 2013, Academic Computer Centre Cyfronet AGH, Kraków, pp. 83-84, 2013.
• [2] Wielgosz M., Koryciak S., Janiszewski M., Pietroń M., Russek P., Jamro E., Dąbrowska-Boruch A., Wiatr K.: Parallel MPI implementation of N-gram algorithm for document comparison. ACACES 2013 : the 9th international summer school on Advanced Computer Architecture and Compilation for High-performance and Embedded Systems, Ghent : Academia Press, pp.217-220, 2013.
• [3] http://zedboard.org/documentation/1521
• [4] http://www.xilinx.com/support/documentation/data_sheets/ds190-Zynq-7000-Overview.pdf
• [5] Bryan Mealy, Fabrizio Tappero: Free Range VHDL. The no-frills guide to writing powerful code for your digital implementations, 1 April 2013, freerangefactory.org
• [6] Bryan J. Mealy & James T. Mealy: Digital McLogic Design, Bryan J. Mealy 2012.
• [7] Mohammadsadegh Sadri, Christian Weis, Norbert Wehn, and Luca Benini, Energy and performance exploration of accelerator coherency port using Xilinx ZYNQ. In Proceedings of the 10th FPGAworld Conference, 2013.